ディペンダブルシステム学研究室の長尾 匠真さん(博士前期課程1年)が、VLSI設計技術研究会より、VLD Excellent Student Author Award for ASP-DAC 2023を受賞しました。(2023/3/2)
電子情報通信学会 VLSI設計技術研究会は、VLSIに関する設計技術について、基礎研究から新規応用分野への展開をも考えた幅広い研究活動を通して、社会に貢献していくことを使命としています。 VLD Excellent Student Author Award for ASP-DACは、国際会議Asia and South Pacific Design Automation Conference (ASP-DAC)において、優秀な論文を筆頭著者として執筆、発表した学生に贈られる賞です。長尾匠真さんらの研究発表が評価され、2023年3月1日(水)-3月4日(土)に開催されたVLSI設計技術研究会(VLD)にて表彰されました。 |
- 受賞者 Awardee:
長尾 匠真
受賞研究テーマ Research theme:
"Wafer-Level Characteristic Variation Modeling Considering Systematic Discontinuous Effects"
Statistical wafer-level variation modeling is an attractive method for reducing the measurement cost in large-scale integrated circuit (LSI) testing while maintaining the test quality. In this method, the performance of unmeasured LSI circuits manufactured on a wafer is statistically predicted from a few measured LSI circuits. Conventional statistical methods model spatially smooth variations in wafer. However, actual wafers may have discontinuous variations that are systematically caused by the manufacturing environments, such as shot dependence. In this study, we propose a modeling method that considers discontinuous variations in wafer characteristics by applying the knowledge of manufacturing engineers to a model estimated using Gaussian process regression. In the proposed method, the process variation is decomposed into the systematic discontinuous and global components to improve the estimation accuracy. An evaluation performed using an industrial production test dataset shows that the proposed method reduces the estimation error for an entire wafer by over 33% compared to conventional methods.
- 著者 Authors:
Takuma Nagao, Tomoki Nakamura, Masuo Kajiyama, Makoto Eiki, Michiko Inoue, Michihiro Shintani
- 受賞者のコメント Awardee's voice
優秀研究賞をいただき大変光栄に思います。ご指導頂いた共著の皆様に心より感謝申し上げます。今回の受賞を励みにして、今後より一層研鑽を積んでまいります。
- 外部リンク Links to:
電子情報通信学会 VLSI設計技術研究会 HP: https://www.ieice.org/~vld/