【発表内容】
Enhancing False Path Identification from RTL for Reducing Design and Test Futileness
フォールスパス情報を得ることで、設計やテストの無駄の削減が可能である。
従来手法として、ゲートレベルでのフォールスパス判定手法が提案されているが、多大なパス数を持つ大規模回路に対しては実用的でない。
吉川らは、より抽象度の高いRTL設計情報を用いることで判定速度を向上させる手法を提案しているが、RTLで判定されたフォールスパスとゲートレベルのフォールスパスの対応を得るために論理合成に制約を置いている。
提案手法では、その制約を緩和した論理合成を利用可能なRTLからゲートレベルへのパスマッピング手法を提案した。

【会議の内容】
memstorという第４の回路素子について紹介されていました。
memstorは1973年にChuらによって提案され、理論は提唱されましたが制作できませんでした。
2007年にHPの研究グループがmemstorを実用化したため、その利用方法を紹介していました。
特に印象的だったのは、デジタル回路素子の実現方法です。
CMOSを用いるより、memstorを用いた方が簡単なアーキテクチャで実現できることを紹介していました。 興味深い研究であったので、研究成果をフォローしたいきたいと思っています。