Asian Test Symposium (ATS07)・Workshop on RTL and High Level Testing(WRTLT07)
コンピュータ設計学講座：博士後期課程2年
【発表内容】
Thermal-Safe Test Access Mechanism and Wrapper Co-optimization for System-on-Chip
SoCに関しては、テスト計画は通常テストデータ伝播方法(TAM、テストアクセス機構)の設計、およびテスト対象コアを隔離するラッパーの設計が行われる。今まで提案されたテスト容易化設計手法では、ほとんど消費電力と温度の比例関係にこだわり、過熱の抑制のため消費電力制約下にテスト設計を行われた。従来のテスト設計手法は各テストに一定のピーク消費電力を仮定するグローバルなピークパワーモデルを使用し、これはパワー制約に一切超えないのを保証するが、それは最悪の場合によって設計され、かなり悲観的である。その上、チップ上には空間的配電が不平等のため、局所的加熱(ホットスポット)はチップ全体の加熱より速く起こり、チップレベルの消費電力制限だけでは過熱を抑えられない。つまり、これからのテスト設計は過熱の空間的・時間的な振る舞いを考慮しなければならない。
本研究では、温度制約を考慮したラッパーとTAMの設計方法を提案し、その上制約を満たすようなテストスケジュールを求めるスケジューリング手法も提案する。その間、テストの時、熱が一般的なLSIでどのように発生し、伝達されるのかを調べ、半導体の材料、チップの形状、回路のレイアウト、パッケージと冷却方法の効果などを調べてモデル化する。そして、このモデルに基づいてスケジューリングアルゴリズム、DFT設計アルゴリズムなどを開発する。
【会議の内容】
ATSはアジアのVLSIテスト業界の最大な国際学会であり、System-on-Chip, 組み込みシステム、ASICなどのテスト専門家や技術者のフォーラムでもある。今年のATSは同じく、毎年この学会で学界と業界での世界中のトップクラスな技術者が集まり、LSIテスト界の最先端技術のセミナーや研修が行われる。そして、その中のSoCテストセッションで、私はThermal-Safe Test Access Mechanism and Wrapper Co-optimization for System-on-Chipの研究について発表した。他の学校からの専門家の交流する上、違う考え方とやり方を持つLSI業界からの技術者の交流も非常に重要だと思い、今回の発表でもらった印象、コメントやアドバイスなどは非常に大事だと思い、非常に興味深い研究だと言われた時にすごく嬉しかった。ATSとWRTLTでは、Polian等のCost-Efficient Selection of Gates for Circuit Hardening Based on Critical Soft Error Rateは面白い発表だと思い、印象に残った。彼らは、回路の微細化に対して、ランダムあるいは一時的なエラーの発生が新たな問題になり、その起こり得るエラーの中から、致命的なエラーの区別の概念を提案した。これは回路の信頼性と耐久性を高めるためのコストやオーバーヘッドを削減できる1つな鍵になると思う。
【研究技術交流等】
Beijing、ATS07について。。。
私はもともと祖先の母国である中国へ一度行きたかった上、先生方の話によると向うで開催される学会は独特で雰囲気も大幅に違うと言われ、今回の国際学会での発表をすごく楽しみにしていた。着いたのは月曜日なので、北京はにぎやかで忙しいだった。回りの人々中国語しか話せないため、ちょっと不安を感じた。そして、やはり空気が気になり、実は噂ほど汚くなかった。泊まったホテルも中心からちょっと離れており、周りはわりと静かで毎日も過ごしやすかった。オリンピックのおかげかどうか分からないですが、これからの北京は間違いなく国際的な街になるでしょう。
今年のATSは今までで参加人数が一番多かった。そして、VLSIテスト業界の有名人も結構来ており、毎日のセミナーやセッションは面白かった。私が発表した時もいいコメントを貰い、そして新たな研究テーマになりそうなアイデアもどんどん湧いてきた。また、毎日中国語で頑張って話した結果、中国に対する関心もさらに高めてきた。
WRTLT07について。。。
WRTLTでは意外と専門家や他校の教授達と話しやすく、彼らは自身の専門に熱心だとすごく感じた。とても感激させる経験だったと思う。それから、ワークショップであるため、未完全な先端的な研究の紹介が多いため、VLSIテスト界の将来についてさらにわくわくしており、これからどんなアイデアが出てくるかすごく楽しみにしてきた。
Asian Test Symposium (ATS) and Workshop on RTL and High Level Testing (WRTLT) 2007
Asian Test Symposium (ATS'07) is an annual event organized in Asia. This year the Institute of Computing Technology of the Chinese Academy of Science in Beijing plays host. The symposium was held at the Beijing Friendship Hotel from 9-11 October 2007. The symposium attracts many veterans as well as new researchers from all continents in the field of VLSI testing.
Sixty-nine papers were presented during the three-day symposium, beginning with four very informative plenary talks given on the first day. I presented a paper on Network-on-Chip testing entitled "Area overhead and test time co-optimization through NoC bandwidth sharing" on the third day. Many people attended and asked questions. After the presentation I was honored to be asked by a plenary speaker from Intel if I could send him an electronic copy of the paper. I had a good discussion and received some advice from an industrial perspective. Attending the symposium gave me opportunities to discuss my research areas with other prominent researchers from the industry as well as the academia.
After the symposium, I attended the Workshop on RTL and High Level Testing (WRTLT) from 12-13 October, which was held at the same venue in conjunction with the ATS'07.
2nd International Workshop, Software Productivity Analysis Cost Estimation(SPACE2008)
15th Asia-Pacific Software Engineering Conference(APSEC2008)
【発表内容】
ソフトウェア開発において、開発中もしくは将来のプロジェクトの計画立案や管理を目的として、重回帰モデルを利用した開発工数の予測が行われている。一般に、モデル構築に使用するプロジェクトデータには未記録の値(欠損値)が存在するため、モデル構築を行う前に、欠損値を何らかの値で補完する(欠損値補完法)、または、欠損値を含むメトリクスやプロジェクトを削除することで欠損値のないデータセットを作成すること(無欠損データ作成法)が必要となる。ただし、いずれの手法がプロジェクトデータに適しているかは従来明らかにされていない。
本論文では、複数の企業で収集された706件(欠損率47%)のプロジェクトデータに対し、4つの欠損値補完法(平均値挿入法、ペアワイズ除去法、k-nn法、CF応用法)及び、無欠損データ作成法を適用し、重回帰モデルの構築を行った。各手法の予測精度を評価するために欠損のない143件のプロジェクトの工数予測を行った結果、類似性に基づく欠損値補完手法(k-nn法、CF応用法)を用いる場合に高い精度のモデルが構築されることがわかった。
【会議の内容】
APSEC2008はアジア太平洋のソフトウェア工学の会議であり、SPACE2008はAPSEC2008併設のワークショップである。SPACE2008は、ソフトウェア工学の中でもソフトウェア開発の生産性や開発コストに研究トピックを絞ったワークショップである。私の発表時には、本会議のChairであるJacky博士他、数名の研究者から質問・コメントを頂き、活発な質疑を交わすことができた。
特に優れていたと思う発表としては、Jackyらの"Automated Support for Software Cost Estimatiion Using Web-CoBRA"であった。CoBRAとは、モデル式による開発コスト予測と開発コスト予測の専門家による予測の良い点を組み合わせた手法であり、高い予測精度を誇ることが報告されている。私自身も開発コスト予測の研究を行っているが、モデルのみを用いた手法である。今後、さらに研究を進めていくにあたり、このCoBRAから学ぶべき点が多いと感じた。