レジスタ転送レベルでのデータフロー依存型回路の階層テスト容易化設計法

永井 慎太郎,　大竹 哲史,　藤原 秀雄

奈良先端科学技術大学院大学　情報科学研究科
〒 630-0101　奈良県生駒市高山町 8916-5
TEL: 0743-72-5226　FAX: 0743-72-5229
E-mail: {*shinta-n, ohtake, fujiwara*}*@is.aist-nara.ac.jp*

あらまし　本論文では，コントローラの機能を考慮したデータパスの階層テスト容易化設計法を提案する．データパスの階層テスト生成法では，各回路要素に対してテスト生成およびテストプラン生成を行う．テストプランとは，外部入力から回路要素の入力へテストベクトルを正当化し，その応答を外部出力へ伝搬するための制御ベクトルの時系列をいう．提案手法では，拡張データフローグラフを用いてコントローラから制御ベクトル系列を抽出し，これを用いてテストプランを構成する．これにより，データパスへテストプランを供給するための付加回路の面積を小さくできる．提案手法はさらに，実動作速度でのテスト実行 (at-speed test) が可能で，データパスに対して完全故障検出効率を保証できる．

A Method of Design for Hierarchical Testability for Data Flow Intensive Circuits at Register Transfer Level

Shintaro Nagai ,　Satoshi Ohtake　and　Hideo Fujiwara

Graduate School of Information Science, Nara Institute of Science and Technology
8916-5, Takayama, Ikoma, Nara 630-0101
TEL: +81-743-72-5226　FAX: +81-743-72-5229
E-mail: {*shinta-n, hiroki-w, ohtake, fujiwara*}*@is.aist-nara.ac.jp*

Abstract　This paper proposes a non-scan DFT method for hierarchical testability of a register-transfer level data path using control vector sequences generated by an original controller. In hierarchical test generation, a test plan for each module in the data path is generated. The test plan consists of a control vector sequence that can justify any value to the inputs of the module under test from some primary inputs and can propagate its output value to a primary output. In order to generate a control vector sequence for a test plan from the original controller, we extract an extended test control data flow graph from the data path and the controller. In our proposed method, the area overhead for a hierarchically testable data path is smaller than our previous work since the area overhead for the test controller to supply such test plans to the data path is small. Furthermore, our proposed method can achieve complete fault efficiency and at-speed testing.

1 はじめに

近年のVLSI回路の大規模化・高集積化により，回路のテストは困難な問題になっている．そのため，回路をテストの容易な回路に変更するテスト容易化設計の研究が進められている．テスト容易化設計では，テスト容易化のための付加回路の面積オーバヘッドをできるだけ小さく抑え，テスト生成やテスト実行にかかる時間の短縮や，故障検出効率[1]の向上が目標である．

組合せ回路に対しては実用的なテスト生成時間で完全故障検出効率[2]を達成できるテスト生成アルゴリズムが提案されている [1]．これに対して，順序回路では一般に実用的なテスト生成時間で高い故障検出効率を得るのは困難である．そのため，順序回路に対して組合せ回路用のテスト生成アルゴリズムを用いてテスト生成が可能となるように回路のテスト容易化を行う手法が提案されている．

代表的なテスト容易化設計法として完全スキャン設計法がある．完全スキャン設計法では，組合せ回路用のテスト生成アルゴリズムを用いてテスト生成を行い，高い故障検出効率を達成できるが，実動作速度でのテスト実行ができない．また，回路の大規模化に伴い，テスト生成の対象となる回路の規模が大きくなると，テスト生成時間が長くなり，故障検出効率が低くなる可能性がある．さらに完全スキャン設計法では，長いテスト実行時間を要する．

完全スキャン設計法での問題点を解消するために，レジスタ転送 (RT) レベルでのデータパスを対象としたテスト生成法やテスト容易化設計法が提案されている [2]~[8]．これらの手法はデータパスの階層テスト生成法 [9] に基づいている．階層テスト生成法では，ゲートレベルにおいて組合せ回路で構成される回路要素単体に対してテスト生成を行い，RTレベルで各回路要素に対してテストプラン生成を行う．テストプランとは，外部入力から回路要素の入力へテストベクトルを正当化し，その回路要素の出力応答を外部出力へ伝搬するための制御ベクトルの時系列をいう．階層テスト生成法では組合せ回路で構成される回路要素単体に対してテスト生成を行うので，テスト生成の対象回路の規模が小さく，短いテスト生成時間で完全故障検出効率を達成できる．また，回路の通常動作時のデータ転送に用いる信号線上でテストベクトルの正当化および出力応答の伝搬を行うので，完全スキャン設計法に比べてテスト実行時間が短く，実動作速度でのテスト実行が可能である．しかし一般に各回路要素に対してテストプランが存在するとは限らないので，これらの手法ではテスト対象の回路要素に対してテストプランが存在するようにデータパスのテスト容易化を行っている．

データパスの強可検査テスト容易化設計法 [2] では，レジスタのホールド機能および演算器のスルー機能を用いてデータパスを設計変更する．この手法では，テスト生成時間およびテスト実行時間は完全スキャン設計法に比べて短く，実動作速度でのテスト実行が可能である．強可検査法 [3] では，テストプランを通常動作に用いるコントローラの機能を考慮せずに構成しているので，テストプランをデータパスへ供給するためのテストコントローラおよびマルチプレクサ (MUX) を回路内部に付加している．しかし強可検査法では，テストコントローラや付加したMUXの面積が大きいため，回路全体の面積オーバヘッドが完全スキャン設計法に比べて大きいという問題がある．

強可検査法でのテストコントローラの面積を削減するために，データパスの新しいテスト容易性として固定制御可検査性を導入し，固定制御可検査性に基づくテスト容易化設計法 (固定制御可検査法) を提案した [4]．固定制御可検査法では，演算器のスルー機能，MUXおよびバイパスレジスタを用いてデータパスを設計変更する．固定制御可検査法は，強可検査法での利点を持ち，強可検査法よりも面積オーバヘッドを削減している．しかし，依然として回路全体の面積オーバヘッドが完全スキャン設計法に比べて大きいという問題がある．

コントローラの機能を利用したデータパスのテスト容易化設計法 [5] では，データパスの各回路要素に対してテストプランの存在を保証するために，レジスタのホールド機能および演算器のスルー機能を用いてデータパスを設計変更する．また，データパスの各回路要素に対してテストプランを供給する機能をコントローラに付加しており，完全故障検出効率を保証できる．

Genesis[6]~[8] では，データパス中の各演算器に対するテストプランをコントローラの通常動作時の出力系列 (以下では，コントローラの制御系列と呼ぶ) を用いて構成するためのテスト容易化設計法を提案している．Genesisではコントローラの制御系列を抽出するために，データフローグラフを生成し，そのデータフローグラフ上で，データパス中の各演算器に対するテストプランをコントローラの制御系列で構成できるかどうかを解析している．テストプランを構成できない場合は，MUXを用いてデータ

---

[1] 回路中のテスト生成の対象となる全故障数に対する，テスト生成アルゴリズムによって生成されたテスト系列が検出可能な故障数とテスト不可能と判明した故障数の和の割合をいう．

[2] 故障検出効率が 100%の場合をいう．