固定制御可検査性に基づく RTL 回路の非スキャンテスト容易化設計法

永井 慎太郎, 和田 弘樹, 大竹 哲史, 藤原 秀雄

奈良先端科学技術大学院大学 情報科学研究科

〒 630-0101 奈良県生駒市高山町 8916-5

TEL: 0743-72-5226 FAX: 0743-72-5229

E-mail: {*shinta-n, hiroki-w, ohtake, fujiwara*}*@is.aist-nara.ac.jp*

あらまし 本論文では，階層テスト生成が容易なデータパスの性質として固定制御可検査性を新しく定義し，それに基づくレジスタ転送レベル回路のテスト容易化設計法を提案する．提案手法では，組合せテスト生成法を用いた階層テスト生成および非スキャン設計に基づいているため，テスト生成時間およびテスト実行時間を完全スキャン設計法に比べて大幅に短縮でき，実動作速度でのテスト（at-speed test）が可能で，完全故障検出効率を保証することができる．さらに，ベンチマーク回路を用いた実験により提案手法の有効性を示す．

キーワード 固定制御可検査性，完全故障検出効率，レジスタ転送レベル，階層テスト

A Non-Scan DFT Method for RTL Circuits Based on Fixed-Control Testability

Shintaro Nagai , Hiroki Wada , Satoshi Ohtake and Hideo Fujiwara

Graduate School of Information Science

Nara Institute of Science and Technology

8916-5, Takayama, Ikoma, Nara 630-0101

TEL: +81-743-72-5226 FAX: +81-743-72-5229

E-mail: {*shinta-n, hiroki-w, ohtake, fujiwara*}*@is.aist-nara.ac.jp*

Abstract In this paper, we introduce a new testability called "fixed-control testability" for data paths at register transfer level (RTL) for which hierarchical test generation using combinational ATPG can be applied easily, and present a non-scan design for testability (DFT) method based on the fixed-control testability for RTL circuits with controllers and data paths. Thanks to non-scan DFT and hierarchical test generation using combinational ATPG, the proposed method can reduce significantly both test generation time and test application time compared with the full-scan design, and can achieve complete fault efficiency and at-speed testing. Experimental results are presented to show the effectiveness of the proposed method.

Key words fixed-control testability , complete fault efficiency, register transfer level, hierarchical test

1　はじめに

近年の VLSI 回路の大規模化・高集積化は，VLSI 回路のテストを困難な問題にしており，テスト費用の削減およびテストの質の向上が求められている．テスト費用はテスト生成やテスト実行にかかる時間で評価できる．テストの質は故障検出効率で評価できる．故障検出効率とは，回路中のテスト生成の対象となる全故障数に対する，テスト生成アルゴリズムによって生成されたテスト系列が検出可能な故障数とテスト生成アルゴリズムが冗長と判定した故障数の和の割合をいう．特に故障検出効率が 100%の場合を完全故障検出効率という．

組合せ回路に対しては，実用的なテスト生成時間で完全故障検出効率を達成できるテスト生成アルゴリズムが提案されている [1]．これに対して，順序回路では，一般に実用的なテスト生成時間で高い故障検出効率を達成することは困難である．そのため，順序回路をテスト生成の容易な回路に設計変更するテスト容易化設計法が提案されている．

代表的なテスト容易化設計法として，完全スキャン設計法 [1]，[2] がある．この手法では，順序回路中の全てのフリップフロップ (FF) をスキャン FF に置き換えることにより，FF の値を外部から直接制御および観測を可能にする．これにより，テスト生成の際に全ての FF を外部入出力とみなすことができる．そのため，組合せ回路部分に対して組合せ回路用のテスト生成アルゴリズムを用いてテスト生成を行うことができるので，完全故障検出効率を達成できる．しかし，この手法には，大きい面積オーバヘッドおよび長いテスト実行時間を要し，実動作速度でのテスト (**at-speed test**)[3] が困難であるなどの問題点がある．

これらの問題点を解消するために，近年，レジスタ転送 (**RT**) レベルでのコントローラ/データパス回路を対象とするテスト生成やテスト容易化設計法が提案されている [4],[5],[7]-[9]．RT レベルでのコントローラは状態遷移図で記述され，データパスはレジスタ，組合せ回路で構成される演算モジュールなどの回路要素とそれらの回路要素を接続する信号線で記述される．

コントローラのテスト容易化設計法として，文献 [7] の手法がある．この手法では，はじめに組合せ回路部に対して組合せ回路用のテスト生成アルゴリズムを用いてテストベクトル集合を求める．次に，コントローラ中の内部レジスタにテストベクトルを構成する値を外部から設定できるかどうかを考える．値を設定できる場合は，テスト容易化設計を必要としない．値を設定できない場合は，無効テスト状態生成器と呼ばれる回路を付加する．この手法では，無効テスト状態生成器による面積オーバヘッドは小さく，短いテスト生成時間で完全故障検出効率を達成できる．

データパスのテスト容易化設計法として，**Genesis** [4],[5] や強可検査テスト容易化設計法 [8] などがある．これらの手法は階層テスト生成法 [6] に基づいている．階層テスト生成法では，組合せ回路で構成される回路要素単体に対してテスト生成およびテストプラン生成を行う．テストプランとは，外部入力からその回路要素の入力へテストベクトルを伝搬 (正当化) し，その回路要素の出力応答を外部出力へ伝搬するための，制御ベクトルの時系列をいう．一般にテストプランはテストベクトルの正当化，テスト，出力応答の伝搬の 3 フェーズで構成され，各フェーズの制御ベクトルは，時刻毎に変化する．

コントローラ/データパス回路全体に対する非スキャンテスト容易化設計法として，コントローラおよびデータパスそれぞれに対して文献 [7] の手法および強可検査テスト容易化設計法 [8] を適用した手法 [9] がある．この手法では，コントローラとデータパスそれぞれのテスト容易性を保証するために，回路内部にテスト用回路を付加する．強可検査テスト容易化設計後のデータパスに対して，テストプランを供給するテストプラン生成回路を回路内部に付加することにより，小さい外部ピンオーバヘッドで，実動作速度でのテスト実行を可能にしている．さらにこの手法では，テスト生成時間およびテスト実行時間を完全スキャン設計法に比べて大幅に短縮している．しかし，テストプラン生成回路は順序回路で構成されるので，その面積オーバヘッドが大きいという問題がある．