

先端科学技術研究科 修士論文要旨

所属研究室 (主指導教員)	コンピューティング・アーキテクチャ (中島 康彦 (教授))		
学籍番号	2011145	提出日	令和 4年 1月 14日
学生氏名	菅原 琢哉		
論文題目	CGRA向け疎行列積の高速化手法と評価		
要旨			
<p>近年、機械学習やSLAMなどの言葉が注目を集めている。それらのアプリケーションでは、疎行列積がボトルネックとなっており、複雑な疎行列積計算を高速に処理するハードウェアが必要とされている。従来、疎行列演算を処理する場合は特定のformatに行列を格納し、ソフトウェア最適化を行うことで汎用計算機を高速化するのが定石であった。ハードウェアに疎行列計算機構を入れて汎用性を落とすよりも、半導体微細化や動作周波数向上によってハードウェア性能向上を期待する方が合理的であったからである。しかし、半導体微細化や動作周波数の向上をこれ以上望むことができない今、汎用計算機にこれ以上の性能向上を期待するのは難しい。そこで、疎行列計算機構をハードウェアに取り入れる専用ハードウェア (Domain Specific Architecture: DSA) や Field Programmable Gate Array (FPGA) による実装方法が数多く報告されているものの、前者は汎用性に欠け、後者は動作周波数が一桁低いという構造的問題を抱えている。</p> <p>上述の問題を解決できるアーキテクチャとして、Coarse Grain Reconfigurable Array (CGRA) 注目されている。ただし、従来型CGRAでは疎行列計算に必須であるアドレス計算機構などを持ち合わせておらず、密行列のみにしか適用できない問題があった。そこで、アドレス計算機構を持つIn-Memory Accelerator eXtension (IMAX) を疎行列計算に利用することが期待される。本研究ではIMAXに適した疎行列積のスケジューリングを提案した。二通りの疎行列積スケジューリングを行い、並び変えられた行列をIMAX内で元に戻し、Format timeを削減するような実装を行った。また、IMAX専用の疎行列formatを提案し、従来のCSRやCCRと比較を行った。最後に密行列積1024×1024を従来手法で行った計算時間と比較して、疎行列率90%の際に最大96%高速化することを確認した。</p>			