フォンノイマンボトルネックの先鋭化が進み，既存の計算機システムの性能向上が限界を迎えている． メモリスタは，そのような問題を解決できる不揮発性メモリ素子として注目されている． メモリスタで実現される主なシステムとして抵抗変化型メモリ（Resistive Random Access Memory，ReRAM）とメモリスタニューラルネットワークがある． ReRAMはメモリスタで構成される次世代不揮発性メモリで，クロスバーアレイという3次元積層技術によって高い集積率を実現しながら，既存のフラッシュメモリやSSDよりも高速な読み書き動作を実現できることから，次世代の不揮発メモリとして期待されている． メモリスタニューラルネットワークは，メモリスタで構成された機械学習アクセラレータで，機械学習で頻繁に行われる行列積和演算を低消費電力かつ高速に実現することができることから，将来の脳型コンピュータとして有望視されている． しかし，これらのシステムの構成要素であるメモリスタは信頼性に課題を有する． 具体的には，特性のばらつきや製造時の欠陥，短い書き込み寿命などの要因によってメモリスタには故障が生じる． メモリスタが故障するとシステムの信頼性の低下を招くため，各システムに対して耐故障設計を行うことが不可欠となっている．
本発表では，ReRAMとメモリスタニューラルネットワークそれぞれに対して高い信頼性を実現する耐故障設計を提案する． ReRAMに対しては，メモリスタとCMOSという2つの素子を利用した誤り訂正符号（Error correcting code, ECC）回路を提案する． 提案するECC回路では，メモリスタで設計すると書き込みが頻繁に発生する回路ブロックをCMOSで実現し，その他の回路を高集積なメモリスタクロスバーアレイを用いて設計することで，高い信頼性と小さな面積オーバーヘッドの両立を実現する．
メモリスタニューラルネットワークに対しては，誤差逆伝播を利用するメモリスタニューラルネットワークに対する耐故障設計手法を提案する． 提案するメモリスタニューラルネットワーク用の耐故障設計では，従来手法で実現できていなかった逆方向伝播に対する誤り訂正機能と，従来手法よりも高い精度で故障の位置特定と訂正を行うオンラインテスト機能を実現する．