:v="urn:schemas-microsoft-com:vml" xmlns:o="urn:schemas-microsoft-com:office:office" xmlns:w="urn:schemas-microsoft-com:office:word" xmlns:m="http://schemas.microsoft.com/office/2004/12/omml" xmlns="http://www.w3.org/TR/REC-html40"> Your_MS_Thesis_Or_Report_No.(例:NAIST-IS-MT*******): Your Name

出荷後製品のIC外部の配線に実装されるハードウェア・トロイ検出手法の提案と実証

任翔太(1751092)


IC製造過程において不正な回路を追加し、機能停止や機密情報の漏洩を引き起こす脅威が報告されている。HT(Hardware Trojan)と呼ばれるこの脅威は、個人・顧客・国家などの機密データやセキュリティ機能を保有するIC内部に実装され、特定の動作条件下で不正な機能を起動し、情報を漏洩・改竄する、などと想定されている。一方、近年ではIC外部に実装されるHTが新たに報告されている。IC外部に実装されるHTは安価な電子素子を追加実装することによって実現可能であり、IC内部に実装されるHTと比較すると実装タイミングの制約も少なく、より多くの攻撃者が想定される。従来のHT検出手法はIC内部に実装されるHTを対象としており、IC外部に実装されるHTに対しては同様の対策が有効でない可能性がある。 本発表ではHTが実装されることによって発生する配線のインピーダンスの変化に着目し、IC外部に実装されたHTを検出する手法を提案する。また検知手法が既知になった際に、インピーダンスの変化を抑えたHTが実装される可能性についても検討する。