FPGAアクセラレータの稼働率制御による動的電力制御手法
藤本啓輔(1551092)
電力制約のある計算機は, 現在, 高性能コンピューティングと組込みシステムの両方において不可欠な要素となっている. 決定された電力予算は, 各計算機資源に電力予算内に収まるように動的に割り当てられる. 現代の計算機システムはより高い電力効率と性能のために, GPUやFPGAなどのアクセラレータデバイスを備えている. 電力に制約があるシステムではCPUだけでなく各アクセラレータデバイスにも電力予算を割り振る. そのため, そのようなアクセラレータデバイスの電力消費を制御するメカニズムが必要となる. 本発表では, 電力に制約のあるFPGAシステムのために新たな電力制御メカニズムを提案する. 与えられた電力予算の量に応じて, 提案メカニズムはアクセラレータ回路の稼働率を制御することによって実行を周期的に制御し, それによってFPGAの電力消費が制御される. 本論文では(1)レジスタ更新によるアクセラレータ回路制御, (2)オフチップメモリアクセス制御, (3)合成ツールを使用したクロックゲーティングの3つのアプローチを検討した. 本論文では, 電力測定器が組み込まれたFPGAボードを利用して, 提案したメカニズムの消費電力制御性を評価した. 結果は, 提案した制御手法の電力変化が線形となり, 静的な電力制御アプローチに比べ消費電力の削減が96%達成できた. また, 電力制御の精度は制御間隔の長さに依存し, 制御間隔が短い場合は制御制度が悪く, 制御間隔を長くすることで制御精度が向上することも示されている. 十分に長い制御間隔であれば(2)オフチップメモリアクセス制御が提案手法の中で最も優れており, その制御回路はFPGA内のアクセラレータ回路の大きさに依存しないため制御回路が小さく, FPGA単体においても動的に消費電力を制御することが可能となった.