本研究では，網羅的な遅延検証の高速化を目的とした，遅延故障インジェクション環境を提案する． 提案するインジェクション環境は，ゼロ遅延モデル上で遅延検証を行うことができ，VLSI上の遅延検証を高速化できる． また，従来のシミュレーションにおいては遅延量の変更のたびにコンパイルを行う必要があるが， 提案手法は遅延量を変更する仕組みを内部に持つため，コンパイルなしで遅延量の変更を可能とする． これにより，網羅的な遅延解析を高速に行うことができる． また，提案手法は合成可能な記述で実現できるため，FPGAによるエミュレーションで，さらなる高速化が可能である．
ランダムに作成した遅延パターンを用いた評価実験では，SDFをバックアノテートした論理シミュレーションに比べ，コンパイル時間を99.4%，実行時間を86%削減可能であることを示す． また，提案した時間量子化モデルを用いたFPGAエミュレーションでは，実行時間を99.8%削減可能であることを示す．