LSIテストにおけるフェイル予測のためのばらつき補正
小河 亮 (1451031)
近年，テストコストの大幅な削減が可能な手法として，データマイニングを用いたテストコスト削減手法が注目を集めている．LSIは多数のテストを経て市場に出荷される．そのため，前段のテストの結果から後段のテストでフェイルするLSIを予測できれば，後段のテストを省略し，テストコストを削減することができる．
しかし，LSIの特性は製造の際にばらついてしまう．また，それだけでなく，複数のテスタや複数のサイトを持ち，複数のチップを同時にテストできるテスタを用いた同時テストでは，テストの際に計測装置ごとに計測値のばらつきが発生する．そのため，LSIの性質やテスト方法に即したばらつきの補正をしなければフェイル予測は難しい．
いくつかのフェイル予測に関する研究ではテスタのサイトが違うことによるばらつきが存在することが示されている．また，フェイル予測のためにはばらつきを補正する必要があると述べられている．しかし，それらの研究では，テスタのサイト間のばらつきに触れているのみで，パッケージロット間のばらつきの存在には触れられていない．また，フェイル予測におけるばらつき補正の効果の有無については直接的には評価されていない．
そこで，本発表ではパッケージロット間のばらつきを含めたウェハ内のばらつきの補正方法を提案する．それに加えて，提案したばらつき補正方法の評価方法を提案する．
提案するばらつきの補正方法では，ウェハ内のダイに存在するサイト間のばらつきと，パッケージロット間のばらつきに対して補正を行い，ウェハ内のばらつきを低減する．具体的には，サイト間のばらつきについては，各サイトで測られたダイは類似した分布を持つため，サイトごとに中央値を揃える方法で補正を行う．パッケージロット間には，ウェハ内に複数あるパッケージロットの境界を境にばらつきが生じる．パッケージロット間補正ではウェハ内に存在する製造時のばらつきの影響を消さないために，類似した特性を持つパッケージロット間の境界のダイの性質を合わせることでばらつきを補正する．
また，評価方法では，「後段のテストでフェイルしたダイは，前段のテストでも外れ値になる傾向にある」と仮定し，「補正前と補正後で外れ値になった回数に差があるかどうか」を検定によって明らかにすることで，補正効果の有無を検証する方法を提案する．
結果として，提案したばらつきの補正方法は，フェイルを多数のテスト項目で外れ値にする傾向があることを明らかにし，フェイル予測に有効であることを示す．
また，「補正方法によって，フェイルが多数のテスト項目で外れ値になる」ことを利用して，複数回外れ値に現れたダイをフェイル判定するフェイル予測方法について述べる．結果として，フェイル予測の方法では全体のダイの0.5%のダイを不良品判定することで，18.2%のフェイルを予測可能だと示す．