スキャンBISTに対するLFSRシード生成の高速化
宮本 佳治(1251105)
VLSI のテストにおいては, 近年のVLSI の大規模化，微細化により，対象となる故障数が増加するだけでなく，
故障モデルも拡張されている. 結果として, 高品質のテストを実現するためテストデータ量が増加している.
そのテストデータ量削減の1 手法として, Built-In Self Test(BIST : 組込み自己テスト)がある.
BISTは, 擬似乱数パターンを生成できるテストパターン発生器とテスト応答を出力する出力応答解析回路により
構成されている. テストパターン発生器は, 初期値が入力されると擬似乱数パターンを生成する.
このテストパターン発生器の初期値をシードという. テスト対象回路内には，特定の限定された入力でしか
検出できない故障が存在するため，BISTを用いて高いテスト品質を短いテスト実行時間で得ることは困難である.
そこで，テストパターン発生器が発生する擬似乱数パターンの初期値であるシードを入れ替える技術であるリシードが
用いられる．リシードを用いることにより，テストデータ量は増加するが，故障検出に寄与しない無駄な擬似乱数パターンの発生を抑制し，
テスト実行時間の削減が可能となる．
本論文では，BIST回路に対して，テストデータ量制約下で高品質なテストを実現するためのシード生成手法を提案する．
先行手法では, シード生成およびシード選択の考えを用いてたシードが
発生する擬似乱数パターン系列と決定論的テストパターンの一致・不一致の関係を調査していた. しかし,
シードが決定論的テストパターンを全く一致しないため, テストデータ量が増加してしまった.
そこで提案手法では，シード生成およびシード選択の基準として，先行手法で用いられていたシードが
発生する擬似乱数パターン系列と決定論的テストパターンの一致・不一致の関係を拡張した評価値を用いる．
提案する評価値は，故障シミュレーションを用いずに算出可能であり，シード間の検出故障の被覆関係も考慮することができるため，
高品質なシードを高速に生成可能である．
評価実験では, 先行手法と比較を行い, 提案手法の有効性を示した.
ベンチマーク回路に対する評価実験では，先行手法に対し，
故障検出率が数%の減少の留め，膨大な中間ファイルの出力なしに，高速にシード生成が可能であるという結果を得た．
また，シード生成に許容される時間を現実的な時間に制限した際には，提案手法が先行手法よりも高い故障検出率を実現した.
これらの実験から先行手法よりも優れていることがわかる.