組込み自己テストにおける温度均一化制御

村田　絵理 (1051111)

LSIの微細化および高速化に伴い，製造不良や出荷後の劣化による微小遅延欠陥がチップの信頼性に関わる重要な問題となっている．微小遅延欠陥は遅延テストや遅延測定によって検出されるが，回路の遅延値は，測定時の回路温度などによっても変動する．テスト時のチップ上の時間的・空間的温度ばらつきは遅延測定精度に影響し，微小遅延欠陥の検出を妨げる要因となる．本研究では，組込み自己テスト（BIST）における高精度遅延テストを実現するために，BIST時の回路温度均一化手法を3つ提案した．

1つ目の手法は，スキャンFFの出力にマスク回路を付加し，スキャンシフト時のFF出力の信号遷移を制御することで組合せ回路部分の電力を調節し，回路温度均一化を行う．これにより，テスト時間および故障検出率に影響を与えず回路温度均一化を実現できる．評価実験では，ほとんどの回路に対して回路温度ばらつきを削減できることを示した．

2つ目の手法では，FF出力マスクおよび温度補整パターンを用いて回路温度均一化を行う．この手法は，テスト中に温度補整期間を設け，温度補整パターンを印加することで故障検出率に影響を与えずに回路温度均一化を実現する．評価実験では，すべての回路に対して回路温度ばらつきを削減できることを示した．

3つ目の手法では，１つめの手法と2つめの手法を併用して回路温度均一化を行う．評価実験では，すべての回路に対して回路温度ばらつきを削減できることを示した．

発表では，これら提案した3つの手法の概要および各手法の評価結果について報告する．また，手法の一部の処理に関しては詳細説明を行う．