2重化実行を基本動作とする高信頼プロセッサの永久故障箇所特定手法の提案と評価

狹間 洋平 (1051085)


 半導体プロセスの微細化によって一時故障や永久故障の発生が増加し,回路の信頼性が低下することが懸念されている.この問題に対応するために動的多重化度可変アーキテクチャ(DARA)と高信頼演算器アレイ型アクセラレータ(EReLA)が提案されている.

 DARAは2本のパイプラインプロセッサを用いた2重化で常に一時故障には対応できる.永久故障発生時には3本のパイプラインを用いて故障箇所を特定した後,故障箇所を切り離すことで2重化に復帰できる.2重化と3重化を切り替えることにより,常に3重化で処理を行う場合に比べて,消費電力を抑えることができる.しかし,DARAは2重化による耐一時故障は詳細な検討が行われているが,3重化の詳細な検討は行われていない.そこで本稿では,DARAの2重化と3重化の切り替え手法の提案を行う.そして,HDLで記述し,回路規模の評価を行った結果の,2重化と3重化で使用する回路規模から消費電力の削減率を示す.

 また,EReLAは演算器アレイを用いたアクセラレータであり,2次元に多数配置された演算器に命令をマップし,並列に処理を行う.このマップする命令の2重化と比較命令の追加および動的なマップの変更により,3重化を用いずに永久故障箇所特定が可能であると考えた.そこで本稿では3重化を用いない演算器アレイにおける故障箇所特定手法を提案する.提案手法では3重化を用いない代わりに,各演算器の状態を保存するテーブルの情報に基づいた命令再配置による2重化実行のみで,故障演算器の特定が可能であることを示す.さらに,この方法では3重化を用いないため,高信頼化の為に追加する面積オーバーヘッドは単純な3重化に比べて抑えることが可能であることを示す.