演算器アレイにおける高信頼化命令写像手法
大上 俊 (1051017)
次々世代極低電力デバイスによるコンピュータシステムを実現のためには，アーキテクチャ面からは低消費電力化と追求高信頼性の同時追求が必要となる．DMR，TMRに代表される従来の空間冗長化を用いた高信頼化手法では，回路規模や実行時の消費電力が2，3倍になるという欠点を持つ．そこで本稿では，我々が提案している演算器アレイ型アクセラレータLAPP(Linear Array Pipeline Processor)のリコンフィギュラブル・アレイを用いて，効率的な空間冗長化を行うアクセラレータ構成と，そのための命令写像手法を提案した．LAPPモジュールと追加回路のHDL記述による評価パラメータの下，12種の画像処理による評価の結果，同アレイを用いた従来TMR手法に比べて約13.0%の回路規模を削減出来ることが分かった．さらに，1アクセラレーション動作における電力は約13.5%削減でき，一般的な固定故障確率下では全実行フローにおける電力もほぼ確実に削減出来ることを示した．