空間/時間冗長化技術を用いた高信頼1.5-wayスーパスカラ・プロセッサ
渡邊良二（0951135）
近年の半導体プロセスの微細化により，プロセッサでの一時故障，永久故障の発生頻度増大が問題となっている．
この問題を緩和するために，空間冗長化の技術を応用した動的多重化度可変アーキテクチャDARAが提案されている．
DARA は通常2 本のパイプラインを用いた2 重化動作により一時故障に対応し，
永久故障発生時のみ3 本のパイプラインによって3 重化動作を行う．これにより，
信頼性確保に必要な電力量を削減する．しかし，DARAでは3 重化のために用意されたパイプラインは永久故障発生まで用いられず，
さらに全パイプラインはスカラ・パイプラインであるため処理性能が低いという問題を抱える．
そこで，本発表ではDARAにおいてあらかじめ用意されたパイプライン3 本を用いて，
空間/時間冗長化技術を用いた新しいプロセッサ構成を提案する．
そして，提案構成の回路規模及び処理性能をHDL 設計及びソフトウェア・シミュレータを用いて評価した結果から，
提案構成が従来のDARA同様の信頼性を維持しつつ処理性能を改善し，
従来の高性能プロセッサを高信頼化するモデルと比較し回路規模あたり性能に優れることを示す．
さらに，従来コンパイラから出力された命令列に対し，提案構成用の命令スケジューリングを適用することで，
提案構成での処理性能が改善できることを示す．