高精度遅延テストのためのテストパターン生成法

堀 慧悟 (0951109)


半導体の製造プロセスの微細化に伴い,劣化が製品の信頼性に関わる重大な問題となっている. 劣化による故障は製品の使用環境で顕在化するため,出荷前の製造テストでは検出できない. 劣化メカニズムとしてNBTI,TDDB等があり,これらは微小な遅延値の増加を引き起こすという特徴があるため, 微小な遅延値の増加を検出し,劣化の進行を検知することでシステム障害を予測することを考えた. そこで本研究では,微小な遅延値の増加を検出するために,微小遅延欠陥検出能力の高いテストパターン集合を生成することを目指し, システムクロックより速い複数のテストクロックを用いた微小遅延を検出するテスト手法を提案する.

提案手法では微小遅延欠陥検出能力の高いテストパターンを生成するために2つのアイディアを用いる. 1つ目は複数のテストクロックを用意し,各テストパターンの活性化経路長に合わせてテスト実行時に用いるテストクロックの割当を行う. 2つ目は微小遅延欠陥を精度よく検知するために,テストクロックの割当を行う際,指定されたテストクロック周期より長い経路,及び短い経路で活性化される出力にマスクを用いる. また提案手法では,ベースとなるテストパターン集合に対し,活性化経路長及び活性化経路の出力先の解析を行い,2つの指標に基づきテストパターンを生成する. 1つ目の指標は,統計的遅延品質指標(SDQL: Statistical Delay Quality Level)を用いる. SDQLが小さければ微小遅延欠陥検出能力が高いテストパターン集合とみなせるため,SDQLを最小化するテストパターン集合を生成する. 2つ目の指標では,経路長の長い経路でのテストでは,経路上の多くの微小な遅延値の積算である遅延を検出可能であるという考えから, 検出可能な目標遅延欠陥サイズ制約下での各遅延欠陥の活性化経路長を最大化するテストパターンを生成する.

本発表では,まず研究背景を述べ劣化の問題に触れる.次に提案手法のアイディアを述べ,実行例を用いテストパターンの生成手順を示す. 最後にベンチマーク回路を用いた評価実験により,提案手法の微小遅延検出能力を評価し,有効性を示す.