テスト実行時の温度均一化のためのテストパターン並び替え法
中尾 良 (0851073)
VLSI のテスト実行時は，消費電力が空間や時間でばらつき，それに伴い回路
温度が変動する．一方，回路の動作遅延は温度に依存し，温度変動の下では高精
度な遅延テストを行うことができない．本論文では，テスト実行時の温度変動に
よる遅延ばらつきを低減し，高品質・高精度な遅延テストを実現するための温度
均一化手法を提案する．提案手法は，与えられたテスト系列を複数の部分系列に
分割し，部分系列単位で並び替えることにより温度均一化を実現する．評価実験
では，提案手法が与えられたテスト系列に対する既存の消費電力最小化や空間的
温度変動最小化といった電力最適化効果を保存したまま，効率的に温度均一化を
実現していることを示す．