少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法

大賀　健司 (0851016)

継続的なLSI 製造プロセス微細化に伴い，トランジスタの動作速度の向上は続いている．一方で，トランジスタを構成する原子数が数えられるようなレベルの微細化においては，トランジスタの故障率や特性ばらつきの増大によって回路の歩留まり率が低下することが懸念されている．

故障の問題に対する一般的な解決策として，回路を多重化し多数決回路によって故障した回路の結果を除く方法がある．しかしながら，多重化と多数決回路の追加によって回路面積が大幅に増大する点や，故障箇所の増大によって正常な結果を出力できる回路が無くなった状態では効果がない点が問題となる.

特性ばらつきを軽減する手法として，トランジスタを規則的に配置するという手法がある．しかしながら，現在のCMOS 基本セルを用いた設計では，基本セル内部でトランジスタが不規則に配置されており，さらに種類の異なるセルを配置した時にセル間でトランジスタの配置が不規則になるため，結果として回路全体ではトランジスタが不規則に配置されることが多い.

この2 つの問題を改善するため，二線式論理で耐故障性に優れ，セル内/セル間のトランジスタ配置にも考慮した「高信頼セル」が提案されている．高信頼セルの特徴は以下に示すとおりである．

これまでに高信頼セルを用いて比較器，加算器が設計されてきた．また，レイアウトベースでの故障率，遅延時間の評価が行われてきた．しかし，これらの評価は単一のセル故障に対して行われたものであり，特に信頼性評価においては回路中の複数セル故障時の問題を取り扱っていない．また再収斂を含む回路に起因する問題も取り扱っていない．論文では，以上の2 つの問題を考慮した上で，高信頼セルを用いて設計された任意の論理回路の信頼性を評価する手法を提案する．提案する信頼性評価手法の特徴は以下に示すとおりである．

提案する信頼性評価手法の特徴

さらに回路面積を維持したまま複数セル故障時の故障率を低減する手法を提案し，評価する．

提案した信頼性評価手法により，これまで不可能だった一般の再収斂を含む回路に対する評価が可能となることを示した．また提案した論理設計手法により回路規模を変更することなく2箇所故障時の故障パターン数が平均27.4% 削減可能であり，回路の故障率を平均53% 削減可能であることを示した．