低電力のための線形アレイ型プロセッサの提案と評価

上利 宗久 (0851002)

近年，画像処理や科学技術計算にむけた高性能低電力なアクセラレータとして，GPUなどのメニィコア方式や，ADRESなどの粗粒度リコンフィギャラブルアレイが有望視されている．前者は，一般的な並列化技術を活用できるためプログラマビリティに優れるが，性能向上と電力増加が比例するため電力当たり性能は改善できず，コア単体の電力当たり性能の向上が必要である．一方，後者は，専用ハードウェアに近い構造のため電力当たり性能に優れるが，プログラマビリティに難がある．

そこで，本稿ではプログラマビリティと電力当たり性能を両立したアクセラレータとしてLAPPを提案する．パワーゲーティングによる低電力化のためには長期間のユニット停止が必要と考え，キャッシュやレジスタを小規模にした演算器アレイに命令を固定的に割り当てて，データを連続的に流し込む実行モデルにより電力を削減する．そして，既存機械語命令列の処理を高速化することで高いプログラマビリティを実現する．

Verilog記述の合成結果から，36段構成のLAPPは従来型コアの15倍の回路規模に相当することがわかった．さらに，電力モデルをRTLシミュレータに付加して行った9種の画像処理による評価の結果，同一回路規模で比べた場合に，約7倍の電力当たり性能を実現できることがわかった．