高信頼セルによる演算器の提案と評価

鈴木 一範 (0751063)

近年，プロセス微細化によって1チップ内に搭載することのできる トランジスタ数は大幅に増加した． トランジスタ数の増加によって製造コストの低下や消費電力の低下，あるいは高速化といった項目が 実現されてきた． しかし100nm以降のプロセス微細化では上記のメリットよりデメリットの方が大きくなっている． デメリットとしてトランジスタのばらつきの増大およびトランジスタの故障率増加という問題 が挙げられる． トランジスタのばらつきが増大することによって低消費電力，あるいは高速化といったことの 実現が難しくなる． またトランジスタの故障率増大によりトランジスタの歩留まりが低下する傾向にある．

ばらつきに対する従来手法としては，Razor FFやCanary FFのように回路内のばらつき によって生じるエラーを検出し回避することで，回路が正常に動作するという手法がある． しかしトランジスタのばらつきが増加するにつれ，この種のエラーの検出が難しくなり， 回路が正常に動作しなくなる可能性がある． つまり，ばらつき自体を減らす手法が求められている． また，トランジスタの故障に対する従来手法としては回路の多重化などが 挙げられる． しかし故障率が増加するにつれ，多重化した回路や多数決回路内で故障が発生するという問題が 考えられる． しかし，回路ではなくゲート自体を多重化するという手法は多数決回路の増加という 点で現実的ではない． つまり，ゲート多重化に変わる新しい多重化手法も求められている．

著者は高信頼セルと呼ばれる少品種の新しい標準セルを提案した． 高信頼セルは以下の特徴を持つ．

高信頼セルでは，トランジスタのばらつきを抑えるためにトランジスタが規則的に配置されている． また，セルの種類が少ない事もばらつきを抑えるのに有効である． 高信頼セルでは，伝送ゲートが基本単位として使用されている． また正負論理が入出力に使用されている． 高信頼セルでは入力信号が2ビットのビット幅を持ち，それぞれが正論理と負論理を表している． 同様に出力信号も2ビットのビット幅を持つ． この正負論理はゲートの2重化と同等であるとみなすことができる． 伝送ゲートと正負論理，およびトランジスタの性質を使用することで， 高信頼セルはトランジスタの故障を検出および修復することができる．

論文では高信頼セルによる演算器の例として64ビット大小比較器と64ビット全加算器を提案した． 次に従来回路による64ビット大小比較器と64ビット全加算器との 面積，トランジスタ数，遅延時間，耐故障性の評価を行った． 高信頼セルで構成された演算器のトランジスタ数は従来セルで構成された演算器のトランジスタ数の 2倍以上であることが分かった． しかし面積で比較した場合，高信頼セルで構成された演算器の従来セルで構成された演算器の約1.4倍程度である ことが分かった． 高信頼セルで構成された演算器は従来セルで構成された演算器より高い耐故障性を持ち， 遅延時間も高信頼セルで構成された演算器の方が短いことが分かった．