発表概要： 量子アルゴリズムの性能評価の方法として，量子計算シミュレーションがある． 量子計算シミュレーションでは，量子ビット数に対して，必要なメモリ量が指数関数的に増加する． 分散メモリ型並列計算機で量子計算シミュレーションを行う場合，対となる二つのノード間で通信を行いながらシミュレーションを行う． そのノード間の通信量は，量子ビット数に対して指数関数的に増加する． 本研究では，分散メモリ型並列計算機向けの高速なシミュレーションアルゴリズムの開発を行った．提案アルゴリズムでは，ボトルネックとなっているノード間の通信量を削減することにより，シミュレーションの高速化を図っている． この提案アルゴリズムは，量子回路に交換ゲートを挿入することで，よりノード間の通信量の少ない等価な量子回路に変換することを特徴としている． 本研究では，加算器回路，量子フーリエ変換回路，MOD加算器回路，MOD乗算器回路に対して，提案アルゴリズムを適用したときのノード間の通信量の変化を調べた． その結果，提案アルゴリズムによって，分散メモリ型並列計算機のノード間の通信量を減らすことが可能であることが分かった．