ディジタル無線通信用FFT演算回路における所要ビット精度の算出に関する研究
石田 達也 (0651009)
近年, ディジタル無線通信技術の発展に伴って, その応用範囲は多岐にわたっている.
特に, OFDM(Orthogonal Frequency Division Multiplexing)伝送方式は周波数効率が高く,
マルチパス遅延に強いため無線LAN(Local Area Network) IEEE802.11a/g, 欧州や日本の地上ディジタル放送などの
広帯域ディジタル無線通信の伝送方式として採用されている.
これに伴い, 携帯端末への利用が増加し, 低消費電力化や回路規模の削減が求められている.
一般的に消費電力や回路規模と演算精度はトレードオフの関係にある.
ディジタル無線通信における変復調器の信号の数値表現は, 語長を長くすれば丸め誤差や演算誤差が少ないが
消費電力や回路規模が増大する.
したがってハードウェアの実現を効率的に行うために必要なビット精度を求めることが重要になる.
しかし, ディジタル無線通信システムにおける変復調器の構成は非常に複雑であるため,
システム全体の理論解析を行うことが困難である.
そこで, 本研究ではOFDM伝送方式において
消費電力, 回路規模の割合を大きく占めるFFT演算部に着目し, 内部の演算における所要ビット精度の見積もりを行う.
通常, FFT内部の演算は全て同じビット幅を用いて行われている.
しかし, 演算のある箇所がビット誤り率に与える影響が小さい場合, その箇所に与えるビット幅を削減してもシステム全体への影響は少ない.
提案手法では, FFT演算において, 各演算のビット幅を制御することで演算精度の見積もりを行う.
そして一定のビット幅を与えた場合との比較により, 提案手法の有効性について検証する.
その結果, FFT演算の各ステージに与えるビット幅を制御することで演算結果への影響を小さくしたまま,
ビット幅を削減できることを明らかにした.