メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリングに関する研究
福田 雄介(0551105)
システムオンチップ(System-on-Chip，以下SoC)に要求される機能の増加に伴い，チップ上でメモリの占める面積が増加している．またSoCには，異なる容量を持つメモリが多数搭載されている．これらのメモリをテストするために組み込み自己テストが用いられる．しかし，メモリの容量が増加するに従いメモリの歩留まりの低下が問題となっている．歩留まりを向上させるために，メモリにあらかじめスペアセルを搭載し組込み自己修復を行う様々な手法が提案されている．
本研究では，SoCに搭載されている組込み自己修復機能を持つメモリコアに対する消費電力制約下でのテストスケジューリング法を提案する．提案手法では，組込み自己修復機能を持つメモリコアは，テスト，診断・修復，再テストの3つのステージによりテストされるとし，各ステージはその順序関係を満たしていれば連続して行われる必要はないとすることで，各ステージが連続して実行される場合と比較して効率的なテストスケジューリングを可能とする．また，故障が最初に検出された時点でシステムオンチップのテストを終了するというabort-on-failの概念を利用することで，テスト時間の期待値の削減が可能である． 評価実験では，コア毎にスケジューリングを行う(各ステージが連続して実行される)場合に比べ，短いテスト時間の期待値を達成可能であることを示す．