非パイプラインプロセッサの命令レベル自己テストのためのテスト容易化設計に関する研究
山形信博 (0451120)
近年のVLSI技術の発展によりプロセッサの高集積化および大規模化が可能になる一方で、プロセッサのテストは困難な問題になっている。このような背景から、プロセッサが持つ命令を用いた自己テスト方式である命令レベル自己テストが注目されている。命令レベル自己テストでは、プロセッサの持つ命令を用いてテストを行うので、実動作速度テストが可能であり、かつ通常動作時に許容される範囲の消費電力でのテスト実行が可能である。
本発表では、非パイプラインプロセッサの命令レベル自己テストのためのテスト容易化設計法として、テンプレートを利用したテストプログラム生成法を対象とした手法を提案する。テンプレートを利用したテストプログラム生成法では、モジュール単体テスト生成で検出可能な故障が、テストプログラムでは検出されない誤りマスクが問題である。提案手法では、誤りマスクを完全に除去するという意味で、テンプレートレベル故障検出効率100％を達成可能である。