本発表では，スキャン設計されたコア，非スキャン設計されたコア，IEEE P1500に準拠したコアおよび組み込み自己テスト可能なコアを含むSoCを対象 とし，面積オーバヘッドとテスト実行時間に対して相互最適化された連続可検査 なSoCを消費電力制約下で実現するテスト容易化設計法を提案する． 提案手法では，面積オーバヘッドとテスト実行時間に対する重要度が与えられ， その与えられた重要度に適したTAMとテストスケジュールをヒューリスティック アルゴリズムを用いることにより短い計算時間で生成する． また，連続テストアクセスを可能とするためにテストバスに加えて，既存のイン ターコネクト，およびコアの連続透明性を用いることで低面積オーバヘッドでTAMを実 現可能である． 評価実験では，消費電力制約を無しとした1つのSoCと消費電力制約を与えた4つ のSoCに対し，提案手法を適用した． 消費電力制約を無しとしたSoCに対して，代表的なテストアクセス方式であるテ ストバス方式を用いた手法，およびコアの連続透明性を用いた従来法をそれぞれ 適用した結果と，提案手法を適用した結果を比較することにより，提案手法の有 効性を示す． また，提案手法が消費電力制約を持つSoCに対しても有効であることを実験によ り示す．