|
近年、半導体技術の進歩により、シリコンチップ上に搭載することのできる
トランジスタ数は増加の一途をたどっている。
これにより従来は複数のLSIで構成していたシステムを、各LSIをコアと呼ばれる
機能ブロックとして再利用し、システム全体を
ひとつのLSIで実現するコアベースシステムオンチップ (core-based Systems-on-a-Chip、以下SoC) が注目を集めている。現在，このSoCに対するテスト技術の開発が課題となっている。
SoCは，コアとそれらを接続する信号線で構成される。 SoCが可検査であるためには、それを構成するコア自身が可検査 (高品質のテスト系列が提供される) であり、 かつ各コアへのテストアクセス（SoC外部から内部コアへ 印加し、その応答をSoC外部で観測）が可能である必要がある。 さらに、コア間の信号線も可検査である必要がある。 SoCでは縮退故障などのような論理故障のみならず、遅延故障などのようなタイミング 故障のテストも重要となる。そのためには、コアに実動作速度 (at-speed) で 任意のテストパターンを連続して印加でき、その応答を連続して観測（連続テストアクセス）できる必要がある。 本研究では、このような連続テストアクセスを可能とし，かつコア間のテストも可能とする性質として、コアに対して 連続透明性、SoCに対して連続可検査性なる新しい概念を定義する。 さらに，与えられたSoCを連続可検査とするためのテスト容易化設計法を提案する。 |