本論文では、システムオンチップにおけるIP(Intellectual Property)コアとその周辺回路のテストを考察する。 ここで、コアの周辺回路とは、コアの入力側、及び出力側に接続するユーザ定義回路である。 IPコアは知的所有権保護のため、コアに対するテスト系列とその出力応答のみが利用可能であるとする。 本論文では、IPコアと周辺回路がレジスタを介さずに接続する場合のIPコアのテスト容易化設計法を提案する。 提案手法ではユーザ定義回路にゲートを追加することによって、IPコアの誤りをユーザ定義回路の出力に伝搬させる。
また、提案手法の適用例を示しハードウェアオーバヘッドが小さいことを示す。