コントローラの機能を利用したデータパスのテスト容易化設計に関する研究
鈴木 和博 (9951056)
本発表では、データパスとコントローラからなるレジスタ転送レベル回路のデータパス部のテスト容易化設計法を提案する。
データパス部のテスト容易性を向上するために、データパス部とコントローラ部の双方に付加回路の追加を行う。
テスト容易化設計後のデータパスは強可検査性を満たし、階層テスト生成が可能である。
また、テスト実行時に必要な制御信号の時系列であるテストプランは、テストプランを生成するための付加回路を追加したコントローラから供給する。
テストプランの供給にコントローラの通常動作の機能を利用することで、テストプランを供給するためのハードウェア・オーバヘッドを大幅に削減する。