レジスタ転送レベルデータパスの単一制御可検査性に基づく組込み自己テストに関する研究
井筒 稔 (9851008)
本発表では，レジスタ転送レベルデータパスの組込み自己テスト方式（BIST）として，階層テストに基づくtest per clock方式のBISTを提案する．
この手法では，テストパターン生成器，応答解析器をテスト対象回路の外部入力，外部出力のみに付加し，各組合せ回路要素に対して，データパスの経路を用いてテストパターン，応答を伝搬する．
本発表では，この階層テストに基づくBISTが可能なデータパスとして，単一可制御データパスを定義し，与えられたデータパスを単一可制御データパスに設計変更するためのテスト容易化設計法を提案する．
本発表で提案するBISTの特徴は以下の通りである．
- 高い故障検出率：テストはデータパス中の組合せ回路要素ごとに行われる．
実際のデータパスで使用されるほとんどの組合せ回路要素（加算器，減算器，乗算器，マルチプレクサなど）は，テストパターンとしてランダムパターンを用いることにより，高い故障検出率が得られることが知られており，本手法で高い故障検出率を得ることが期待できる．
-
低いハードウェア・オーバーヘッド：テストパターン生成器，応答解析器を外部入出力のみに付加するので，Wunderlichらの手法に比べ，ハードウェア・オーバーヘッドが低いことが期待できる．
-
test per clock方式：連続クロックで，テストパターンの生成，応答の解析が可能であり，実動作速度テストが可能である．
また，ベンチマーク回路を用いて，提案手法の評価を行う．