これまで組合せ回路については完全なテスト効率を得る 自動テスト生成法が実用化されているが，順序回路では 回路規模が大きくなればテスト系列の生成は非常に困難 な問題である． これに対し，順序回路中の全てのフリップフロップを スキャンフリップフロップに置き換える 完全スキャン設計法やその一部のフリップフロップを スキャンフリップフロップに置き換える部分スキャン 設計法が提案されている．
本論文では，テスト生成容易な順序回路として組合せ テスト生成複雑度でテスト生成可能な内部平衡構造 順序回路に変換する部分スキャン設計の手法を提案する． さらに本論文では，フリップフロップに限らず順序回路内の 信号線をバイパスフリップフロップ (スキャンとバイパスの機能を有するフリップフロップ)に 置き換え，内部平衡構造に変換する拡張部分スキャン設計の 手法を提案する． この拡張部分スキャン設計において，スキャン化による 面積オーバーヘッドが最小となるようにフリップフロップや 信号線を選択する方法を述べる． また，この拡張部分スキャン設計された回路のテスト生成 問題を考察する． 最後に提案した部分スキャン設計法および拡張部分スキャン 設計法の有効性をベンチマーク回路に対する実験結果により示す．