情報論理学講座
著書
なし
学術論文誌
藤野貴之, 藤原秀雄，探索状態被覆性に基づく探索空間削減の一手法，電子情報通信学会論文誌(DI), Vol. J76-D-I, No. 5, pp.218-227, 1993
H. Fujiwara and A. Yamamoto, Parity-Scan Design to Reduce the Cost of Test Application, IEEE Trans. on Computer-Aided Design, Vol. 12, No. 10, pp.1604-1611, 1993
井上智生, 米澤友紀, 藤原秀雄，テスト生成における並列処理の最適なシステム構成について，電子情報通信学会論文誌(DI), Vol. J76-D-I, No. 11, pp.604-612, 1993
T. Fujino and H.Fujiwara, A search space pruning method for test pattern generation using search state dominance, J. of Circuits, Systems and Computers, Vol. 3, No. 4, pp.859-875, 1993
井上美智子, 萩原兼一, 都倉信樹，完全ネットワークでの最小重み生成木構成分散問題のビット複雑度について，電子情報通信学会論文誌(DI), Vol. J76-D-I, No. 7, pp.329-338, 1993
井上美智子, 萩原兼一, 都倉信樹，超立方体状ネットワークでの最小重み生成木構成分散問題のメッセージ複雑度について，電子情報通信学会論文誌(DI), Vol. J76-D-I, No. 7, pp.405-406, 1993
安留誠吾, 増澤利光, 辻野嘉宏, 都倉信樹，障害物の重みを考慮した最短経路問題，電子情報通信学会論文誌(DI), Vol. J76-D-I, No. 4, pp.157-163, 1993
安留誠吾, 増澤利光, 辻野嘉宏, 都倉信樹，障害物のある平面上で水平線分に制限をおいた水平垂直線分からなる最短経路について，電子情報通信学会論文誌(DI), Vol. J76-D-I, No. 10, pp.495-503, 1993
三浦康史, 増澤利光, 都倉信樹，距離に応じた計算量で最短経路木を求める分散アルゴリズム，電子情報通信学会論文誌(DI), Vol. J77-D-I, No. 1, pp.21-32, 1994
三浦康史, 増澤利光, 都倉信樹，最短経路木更新問題を解く分散アルゴリズム，電子情報通信学会論文誌(DI), Vol. J77-D-I, No. 1, pp.33-40, 1994
T. Inoue, T. Yonezawa and H. Fujiwara, Optimal granularity of parallel test generation on the Client-Agent-Server model, 情報処理学会論文誌， Vol. 35, No. 8, pp.1614-1623, 1994
W. Chen, K. Nakano, T. Masuzawa and N. Tokura, A parallel method for the prefix convex hulls problem, IEICE Transactions on Fundamentals of Electronics, Comunications and Computer Sciences, Vol. E77-A, No. 10, pp.1675-1683, 1994
宮下健輔, 増澤利光, 都倉信樹，再構成アレー上の接頭部和問題について，電子情報通信学会論文誌(DI), Vol. J77-D-I, No. 10, pp.703-711, 1994
片山喜章, 増澤利光, 都倉信樹，Ｃデーモンによるリングの方向付け自己安定アルゴリズム，電子情報通信学会論文誌(DI), Vol. J77-D-I, No. 12, pp.777-784, 1994
A. Fujiwara, T. Masuzawa and H. Fujiwara, An optimal parallel algorithm for the Euclidean distance map of 2-D binary images, Information Processing Letters, Vol. 5 4, No. 5, 1995
H. Fujiwara and T. Inoue, Optimal granularity and scheme of parallel test generation in a distributed system, IEEE Trans. on Parallel and Distributed Systems, Vol. 6, No. 7, pp.677-686, 1995
藤原暁宏，増澤利光，藤原秀雄，濃淡画像の連結成分を求める並列アルゴリズム，電子情報通信学会論文誌(DI), Vol. J79-D-I, No. 5, 1996
吉田大輔，増澤利光，藤原秀雄，自律ロボット群のための停止故障耐性のある分散型問題解法，電子情報通信学会論文誌(DI), Vol. J79-D-I, No. 6, 1996
A. Fujiwara, M. Inoue, T. Masuzawa and H. Fujiwara, A Simple Parallel Algorithm for the Medial Axis Transform, IEICE Trans. on Information and Systems (Special issue on Architecture, Algorithm and Networks for Massively Parallel Computing), Vol. E79-D , No. 8, pp.1038-1045, 1996
T. Inoue, H. Maeda and H. Fujiwara, On the Effect of Scheduling in Test Generation, 電子通信学会英文論文誌 D, Vol. E79-D, No. 8, pp.1190-1197, 1996
T. Inoue, T. Fujii, H. Fujiwara, Performance Analysis of Parallel Test Generation for Combinational Circuits, 電子通信学会英文論文誌 D, Vol. E79-D, No. 9, pp.1257-1265, 1996
四浦洋, 井上智生, 増澤利光, 藤原秀雄，部分スキャンによる同期化可能な有限状態機械の合成について，電子情報通信学会論文誌 (DI), pp.1046-1054, 1996
道西博行, 横平徳美, 岡本卓爾, 井上智生, 藤原秀雄，テーブル参照型FPGAにおける論理ブロックの検査，電子情報通信学会論文誌 (DI), pp.1141-1150, 1996
高畠勝之, 井上美智子, 増澤利光, 藤原秀雄，スルー演算を用いた非スキャン方式によるデータパスのテスト容易化設計，電子情報通信学会論文誌(DI), Vol. J79-D-I , No. 12, pp.1063-1071, 1996
藤原秀雄, 大竹哲史, 高崎智也，組合せテスト生成複雑度でテスト生成可能な順序回路構造とその応用，電子情報通信学会論文誌(DI), Vol. J80-D-I, No. 2, pp.155-163, 1997
大竹哲史, 井上智生, 藤原秀雄，回路疑似変換による順序回路テスト生成の一手法，情報処理学会論文誌， Vol. 38, No. 5, pp.1040-1049, 1997
T. Masuzawa and N. Tokura, An algorithm for finding the causal distributed breakpoint , Journal of Parallel and Ditributed Computing, Vol. 42, No. 1, pp.60-66, 1997
高崎智也, 井上智生, 藤原秀雄，内部平衡構造に基づく部分スキャン設計法の考察，電子情報通信学会論文誌(DI), Vol. 81-D-I, No. 3, 1998
T. Inoue, S. Miyazaki, and H. Fujiwara, Universal fault diagnosis for lookup table FPGAs, IEEE Design & Test of Computers, Vol. 15, No. 1, pp.39-44, 1998
M. Inoue, T. Masuzawa, and N. Tokura, Efficient Linearizable Implementation of Shared FIFO Queues and General Objects on a Distributed System, IEICE Trans. on Fundamentals (Special Section on Discrete Mathematics and Its Applications), Vol. E81-A, No. 5, pp.768-775, 1998
M. Inoue, K. Noda, T. Higashimura, T. Masuzawa, and H. Fujiwara, High-Level Synthesis for Weakly Testable Data Paths, IEICE Trans. on Information and Systems (Special Section on Test and Diagnosis of VLSI), Vol. E81-D, No. 7, pp.645-653, 1998
国際会議録
T. Inoue, T.Yonezawa, and H.Fujiwara, An Optimal Scheme of Parallel Processing for Test Generation in a Distributed System, Proc. 2nd IEEE Asian Test Symposium, pp.8-13, 1993
M. Inoue, W. Chen, T. Masuzawa and N. Tokura, Linear-time snapshot using multi-writer multi-reader registers, Proc. 8th International Workshop on Distributed Algorithms (Lecture Notes in Computer Science 857, Springer-Verlag), Terschelling, The Netherlands, pp.130-140, 1994
T. Inoue, T.Fujii, and H. Fujiwara, On the performance analysis of parallel processing for test generation, Proc. 3rd IEEE Asian Test Symposium, pp.69-74, 1994
T. Inoue, H. Maeda and H. Fujiwara, A scheduling problem in test generation, Proc. IEEE VLSI Test Symposium, pp.344-349, 1995
A. Fujiwara, T. Masuzawa and H. Fujiwara, An optimal parallel algorithm for the Euclidean distance maps of Binary images, Proc. First IEEE Internatinal Conference on Algorithms and Architecture for Parallel Processing, 1995
T. Inoue, H. Fujiwara, H. Michinishi, T. Yokohira and T. Okamoto, Universal test complexity of field-programmable gate arrays, Proc. fourth IEEE Asian Test Symposium, pp.259-265, 1995
T. Masuzawa, A fault-tolerant and self-stabilizing protocol for the topology problem, Proc. the second Workshop on Self-Stabilizing Systems, Las Begas, NV, pp.1.1-1.15, 1995
Y. Sato, M. Inoue, T. Masuzawa, and H. Fujiwara, A snapshot algorithm for distributed mobile systems, Proc. the 16th International Conference on Distributed Computing Systems, pp.734-743, 1996
A. Fujiwara, M. Inoue, T. Masuzawa and H. Fujiwara, A Simple Parallel Algorithm for the Medial Axis Transform of Binary Images, Proc. IEEE Second International Conference on Algorithms & Architectures for Paralle Processing, pp.1-8, 1996
T. Inoue, T. Masuzawa, H. Youra and H. Fujiwara, An approach to the synthesis of synchronizable finite state machines with partial scan, Proc. 1996 IEEE Asian Test symposium, pp.130-135, 1996
H. Michinishi, T. Yokohira, T. Okamoto, T. Inoue and H. Fujiwara, A test methodology for interconnect structures of LUT-based FPGAs, Proc. Fifth IEEE Asian Test symposium, pp.68-74, 1996
K. Takabatake, M. Inoue, T. Masuzawa, and H. Fujiwara, Non-scan design for testable data paths using thru operation, Proc. Asia and South Pacific Design Automation Conference, pp.313-318, 1997
A. Fujiwara, M. Inoue, T. Masuzawa and H. Fujiwara, A parallel algorithm for weighted distance transforms, Proc. 11th International Parallel Processing Symposium, pp.407-412, 1997
E. Ueda, Y. Katayama, T. Masuzawa and H. Fujiwara, A latency-optimal superstabilizing mutual exclusion protocol, Proc. 3rd Workshop on self-stabilizing systems, pp.110-124, 1997
M. Inoue, S.Moriya, T. Masuzawa and H. Fujiwara, Optimal Wait-Free Clock Synchronization Protocol on a Shared-Memory Multi-Processor System, Proc. of the 11th International Workshop on Distributed Algorithms (LNCS 1320), pp.290-304, 1997
T. Inoue, S. Miyazaki and H. Fujiwara, On the complexity of universal fault diagnosis for Look-up table FPGAs, Proc. Sixth IEEE Asian Test Symp., pp.276-281, 1997
H. Michinishi, T. Yokohira, T. Okamoto, T. Inoue and H. Fujiwara, Testing for the programming circuit of LUT-based FPGAs, Proc. Sixth IEEE Asian Test Symp., pp.242-247, 1997
S. Ohtake, T. Inoue and H. Fujiwara, Sequential test generation based on circuit pseud-transformation, Proc. Sixth IEEE Asian Test Symp., 1997
T. Takasaki, T. Inoue and H. Fujiwara, Partial Scan Design Methods Based on Internally Balanced Structure, Proc. Asia and South Pacific Design Automation Conference, pp.211-216, 1998
A. Fujiwara, M. Inoue, and T. Masuzawa, A parallel algorithm for euclidean distance transforms on the mesh, Proc. of the 1998 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'98), pp.1726-1733, 1998
K. Hayashi, M. Inoue, T. Masuzawa, and H. Fujiwara, A Layout Adjustment Algorithm for Disjoint Rectangles Preserving Orthogonal Order, Proc. Sixth Symposium on Graph Drawing (GD '98), 1998 (to appear)
解説
藤原秀雄，テスト生成アルゴリズム，人工知能学会誌， Vol. 8, No. 3, pp.166-172, 1993
増澤利光, 片山喜章，自己安定アルゴリズムについて，情報処理， Vol. 34, No. 11, pp.1358-1365, 1993
藤原秀雄， VLSIのテスト，電子情報通信学会学会誌， Vol. 77, No. 3, pp.288-295, 1994
井上美智子, 藤原秀雄，テスト容易性を考慮したVLSI高位合成：サーベイと今後の動向，日本信頼性学会誌， Vol. 20, No. 5, 1998
研究発表会
井上智生, 藤原秀雄，並列テスト生成におけるテストパターン数について，信学技報, Vol. 93, No. 303 (FTS93-39), 1993
藤原暁宏, 陳慰, 増澤利光, 都倉信樹，２分木の平衡分解木を求める並列アルゴリズム，信学技報, Vol. 93, No. 81 (COMP93-19), 1993
M. Inoue, T. Masuzawa and N. Tokura, Efficient Linearizable Implementation of FIFO Queues, 情処研報, (AL-32-3), 1993
安留誠吾, 増澤利光, 辻野嘉宏, 都倉信樹，ユークリッド距離と回転角度を考慮した最短経路について，信学技報 (COMP92-101), 1993
宮下健輔, 増澤利光, 都倉信樹，再構成アレイ上での接頭部和を求めるアルゴリズムについて，信学技報 (COMP93-6), 1993
陳慰, 増澤利光, 都倉信樹，凸多角形内の全最遠近隣を求める並列アルゴリズム，信学技報 (COMP93-11, SS93-5), 1993
小谷晃一, 片山喜章, 増澤利光, 都倉信樹，情報散布のための故障耐性のある分散アルゴリズム，信学技報 (COMP93-44), 1993
井上智生, 藤井貴晴, 藤原秀雄，テスト生成の並列処理における性能解析について，信学技報, Vol.93, No.459 (FTS93-64), 1994
藤原暁宏, 増澤利光, 藤原秀雄，濃淡画像の連結成分を求める並列アルゴリズム，信学技報, Vol.94, No.258 (COMP94-37), 1994
吉田大輔, 増澤利光, 藤原秀雄，停止故障耐性を考慮した自律移動ロボット群のための協調問題解法について，情処研報, Vol.94, No.100 (AL42-9), 1994
桝田秀夫，増澤利光，辻野嘉宏，都倉信樹，マルチアクセスチャネルを考慮した自己安定リーダー選択アルゴリズム，信学技報, (COMP94-68), 1994
井上美智子, 陳慰, 増澤利光, 都倉信樹，共有メモリ上でスナップショット問題を解く分散アルゴリズム，信学技報, (COMP93-94), 1994
桝田秀夫, 片山喜章, 増澤利光, 都倉信樹， C-deamonでのリングの方向付けのための自己安定アルゴリズムについて，信学技報 (COMP93-96, SS93-64), 1994
A. Fujiwara, T. Masuzawa and H. Fujiwara, A Parallel Algorithm for the Euclidean Distance Maps, 情処研報, Vol.95, No.10, (AL43-7), 1995
前田裕紀, 井上智生, 藤原秀雄，テスト生成におけるスケジューリング問題について，信学技報, Vol.94, No.492 (FTS94-76), 1995
藤井貴晴, 井上智生, 藤原秀雄，テスト生成における並列処理の性能評価，信学技報, Vol.94, No.492 (FTS94-77), 1995
A. Fujiwara, M. Inoue, T. Masuzawa and H. Fujiwara, A Parallel Algorithm for the medial axis transform of binary images, 信学技報, Vol. 95, No. 12 (COMP95-68), 1995
四浦洋, 井上智生, 増澤利光, 藤原秀雄，部分スキャンによる同期化可能な有限状態機械の合成について，信学技報, Vol.95, No.309 (FTS95-55), 1995
佐藤泰朗, 井上美智子, 増澤利光, 藤原秀雄，分散移動システムにおけるスナップショット・アルゴリズム，
情処研報, (AL47-4), 1995
J. Park and T. Masuzawa, A distributed algorithm for updating the biconnected components, 信学技報, (COMP95-80), 1996
高畠勝之, 井上美智子, 増澤利光, 藤原秀雄，スルー演算を用いた非スキャン方式によるデータパスのテスト容易化設計，信学技報, (FTS95-77), 1996
松井博義, 井上美智子, 増澤利光, 藤原秀雄，故障推定機能を利用した永久故障に耐性のある自己安定プロトコル，信学技報, (FTS95-81), 1996
高崎智也, 井上智生, 藤原秀雄，組合せテスト生成可能な拡張部分スキャン設計，信学技報, (FTS96-41), Vol.96, No.291, 1996
大竹哲史, 井上智生, 藤原秀雄，回路疑似変換による順序回路テスト生成の一手法，信学技報, (FTS96-42), Vol.96, No.291, 1996
宮崎聡士, 井上智生, 藤原秀雄，テーブル参照型FPGAに対する故障診断の複雑度，信学技報, (FTS96-43), Vol.96, No.291, 1996
A. Fujiwara, M. Inoue, T. Masuzawa and H. Fujiwara, A parallel algorithm for weighted distance transforms of binary images, Technical Report of IPSJ, (AL54-2), 1996
井上智生, 細川利典, 藤原秀雄，組合せATPGに基づくRTレベル部分スキャン設計法，信学技報, (FTS96-67), 1997
山崎浩司, 井上智生, 藤原秀雄，状態並列に基づく順序回路テスト生成の並列処理について，信学技報, (FTS96-69), 1997
埜田健治, 井上美智子, 増澤利光, 藤原秀雄，弱可検査性を考慮したデータパスの高位合成，信学技報, (FTS96-66), 1997
守屋宣, 井上美智子, 増澤利光, 藤原秀雄，共有メモリマルチプロセッサシステムにおける同期時間最適な無待機時間合わせプロトコル，信学技報, (COMP96-69), 1997
A. Fujiwara and M. Inoue and T. Masuzawa and H. Fujiwara, A parallel algorithm for Euclidean distance transforms on the mesh, 信学技報, (COMP97-39), pp.13-20, 1997
林邦彦, 井上美智子, 増澤利光, 藤原秀雄，直交順序を保存する矩形の非交差配置問題について，信学技報, (COMP97-65), pp.41-48, 1997
片山喜章, 増澤利光，重み最小生成木を構成する故障封じ込めを考慮した強安定プロトコルについて，信学技報, (COMP97-63), pp.25-32, 1997
石水隆, 藤原暁宏, 井上美智子, 増澤利光, 藤原秀雄，選択問題を解くBSPモデルおよびBSP*モデル上の並列アルゴリズム，信学技報, (COMP97-60), pp.1-8, 1997
東村剛嗣, 井上美智子, 藤原秀雄，弱可検査性のための設計目標を利用したデータパス高位合成，信学技報, (FTS97-64), 1997
上田英一郎, 片山喜章, 増澤利光, 藤原秀雄，安定後の１故障を考慮したリングでの自己安定相互排除プロトコル，信学技報, (COMP96-68), 1997
和田弘樹, 増澤利光，K. K. Saluja, 藤原秀雄，完全故障検出効率を保証するRTLデータパスの非スキャンテスト容易化設計法，信学技報, (FTS97-44, VLD97-81), 1997
大竹哲史，増澤利光，藤原秀雄，完全故障検出効率を保証するコントローラの非スキャンテスト容易化設計法，信学技報, (FTS97-63), 1997
三原隆宏, 井上智生, 藤原秀雄， L/H型レジスタを有する無閉路順序回路のテスト生成法，信学技報, (FTS97-75), pp.33-40, 1998
大堀力, 井上美智子, 増澤利光, 藤原秀雄，分散移動システムにおける前後関係保存放送プロトコル，信学技報, (COMP97-79), pp.9-16, 1998
藤原暁宏, 石水隆, 井上美智子, 増澤利光，藤原秀雄， Parallel selection algorithms for CGM and BSP with application to sorting, 信学技報, (COMP97-103), 1998
守屋宣, 井上美智子, 増澤利光, 藤原秀雄，共有メモリシステムにおける同期時間最適な自己安定無待機時計合わせプロトコル，信学技報, (COMP98-18), 1998
NAISTテクニカルレポート
Tomoo Inoue, Hironori Maeda and Hideo Fujiwara, A Scheduling Problem in Test Generation, 94032, 1994
Akihiro Fujiwara, Toshimitu Masuzawa and Hideo Fujiwara, An Optimal Parallel Algorithm for the Euclidean Distance Maps, 95014, 1995
Toshimitsu Masuzawa, Tomoo Inoue, Hiroshi Youra, and Hideo Fujiwara, One Resettable State Variable Is Almost Sufficient for Synthesizing Synchronizable FSMs, 96014, 1996
Satoshi Ohtake, Tomoo Inoue and Hideo Fujiwara, Sequential Test Generation Based on Circuit Pseudo-Transformation, 97014, 1997
Tomoo Inoue, Satoshi Miyazaki, and Hideo Fujiwara, On the Complexity of Universal Fault Diagnosis for Look-up Table FPGAs, 97020, 1997
Tomoya Takasaki, Tomoo Inoue, and Hideo Fujiwara, Partial Scan Design Methods Based on Internally Balanced Structure, 97022, 1997
Toshimitsu Masuzawa and Hiroki Wada and Kewal K. Saluja and Hideo Fujiwara, A Non-scan DFT Method for RTL Data Paths to Achieve Complete Fault Efficiency, 98009, 1998