| 雨宮 裕樹 | M, 2回目発表 | 知能システム制御 | 杉本 謙二, | 井上 美智子, | 花田 研太 | ||
|
title: Adaptive Step Size for a Consensus based Distributed Algorithm in Generalized Mutual Assignment Problem
abstract: Generalized Mutual Assignment Problem (GMAP) is a multi-agent based distributed optimization where the agents try to obtain the most profitable job assignment. Since this problem is NP-hard and judging the existence of feasible solutions is NP-complete, it is a challenging issue to achieve even feasible solutions of GMAP. In this study, we propose a distributed heuristic algorithm with adaptive step size in order to achieve good feasible solutions of GMAP. In existing multi-agent consensus based optimization algorithms, a fixed constant value or monotonically decreasing function is used for the step size. In this case, it is difficult to give an appropriate parameter for each problem instance. In our proposed method, the adaptive step size is employed by using the lower and upper bounds which indicate the distance from current feasible solutions to the optimal one, which enables the algorithm to update the parameter autonomously regardless of the problem instance. language of the presentation: Japanese | |||||||
| 稲益 秀成 | M, 2回目発表 | コンピューティング・アーキテクチャ | 中島 康彦, | 井上 美智子, | TRAN THI HONG, | 張 任遠 | |
|
title: Improving the programmability of linear CGRA (IMAX) using Python
abstract: IMAX, a CGRA-type accelerator, has shown high efficiency in inference and learning of CNN. However, IMAX application needs to be written in C and IMAX assembly code. This provide high performance, but low programmability, making it difficult to use various datasets and algorithms. In order to improve programmability, we propose a system that allows applications to be written in Python. Datasets and network layers are written in Python, while implementations such as matrix product and convolution are written in C and IMAX assembly code, resulting in improved programmability while maintaining performance. language of the presentation: Japanese 発表題目: Pythonを用いたリニアCGRA(IMAX)のプログラマビリティ改善 発表概要: CGRA型アクセラレータ(IMAX)は、CNNの学習などにおいて、高い演算効率を示している。 しかし、アプリケーションの記述にはC言語とIMAXアセンブリコードを用いて記述する必要がある。 これは高いパフォーマンスを実現できるが、プログラマビリティが低く、様々なデータセットやアルゴリズムなどを試すことが難しい。 そこで本研究では、プログラマビリティを向上させるために、Pythonでアプリケーションを記述できるシステムを提案する。 データセットやネットワークレイヤーについてはPythonで記述し、行列積や畳み込みなどの実装は従来通りC言語とIMAXアセンブリコードを用いて記述することにより、パフォーマンスを維持したまま、プログラマビリティを向上させることができる。 | |||||||
| 澤田 篤志 | M, 2回目発表 | コンピューティング・アーキテクチャ | 中島 康彦, | 井上 美智子, | TRAN THI HONG, | 張 任遠 | |
|
title: Development of Spiking Neural Network with Mem Capacitor
abstract: In recent years, the increase in power consumption has become a problem due to the higher performance of machine learning. Among neuromorphic systems, spiking neural networks in particular have been attracting attention as an information technology platform to solve the above problems. In this study, we propose a spiking neural network with low power consumption using mem-capacitors and pulse integration circuits. By improving the conversion method between synaptic strength and capacitance obtained from training, we succeeded in increasing the recognition accuracy by 1.5 times in MNIST. language of the presentation: Japanese 発表題目: メムキャパシタを用いたスパイキングニューラルネットワークの開発 発表概要: 近年、機械学習の高性能化に伴い消費電力の増加が問題となっている。ニューロモルフィックシステムのうち特にスパイキングニューラルネットワークは、上記の問題を解決するための情報技術基盤として注目されている。本研究ではメムキャパシタとパルス積分回路を用いて低消費電力化を実現したスパイキングニューラルネットワークを提案する。学習で得たシナプス強度とキャパシタンスの変換方式を改善することにより、MNISTで認識精度を1.5倍とすることに成功した。 | |||||||
| 西鳥羽 陽 | M, 2回目発表 | 情報セキュリティ工学 | 林 優一, | 岡田 実, | 井上 美智子, | 藤本 大介, | Youngwoo Kim |
|
title: A Study on Hardware Trojan Detection Using On-chip Capacitance Sensor
abstract: The threat of implementing hardware trojans (HTs) on cables connected to the periphery of devices to induce information leakage has been reported. These HTs can be implemented not only at the manufacturing stage of devices but also at the operational stage. In order to detect HTs in operational stage, it is necessary to continuously monitor the connected cable. In this study, a detection method of HTs focusing on changes in electrical characteristics is proposed. More specifically, the changes before and after the insertion of HTs are observed using sensors on a general system on a chip (SoC). A coaxial cable with the HT is monitored by using the SoC with the capacitance sensor. It is verified that the proposed method is capable of detecting the HT inserted to the coaxial cable. In the future, a quantitative evaluation of the detectable range will be conducted. Also, the possibility of identifying the HT position will be evaluated. language of the presentation: Japanese 発表題目: オンチップ容量センサーを用いたハードウェアトロイ検出に関する研究 発表概要: 機器周辺に接続された線路上にハードウェアトロイ(HT)を挿入し、情報漏えいを誘発させる脅威が報告されている。HTの脅威は機器の製造段階だけではなく、機器の運用段階に挿入される可能性も指摘されている。運用段階でのHTを検知するためには持続的に接続線路上を監視することが求められる。 HTの挿入により物理的構造が変化するため、接続線路の電気的特性に変化が生じる。本研究では一般的なSoCに搭載されたセンサを用いてHTの挿入前後の電気的特性の変化に着目したHTの検出を行う手法を検討する。 これまでに持続的に監視可能な静電容量センサを有するSoCとHTを挿入した評価モデル同軸ケーブルを用いた実験系を作成し、静電容量変化に基づく改変検出が可能であることを確認した。今後は、検知可能な範囲の定量的評価や改変位置の特定可能性の検討を行う | |||||||