| 新任助教講演会(Lectures from New Assistant Professors) |
|---|
| 日時： | 平成25年5月15日(水)3限 (13:30 -- 15:00), 2013/05/15, Wednesday |
|---|---|
| 場所(Location)： | L1 |
| 司会(Chair)： | 米田 友和 （Tomokazu Yoneda） |
| 講演者(Presenter)： | 原 祐子 (Yuko Hara-Azumi), コンピューティング・アーキテクチャ研究室 (Computing Architecture Lab.) |
|---|---|
| 題目(Title)： | 製造ばらつきによるタイミング違反を考慮したハードウェア・ソフトウェアからの包括的なアプローチ
Holistic HW/SW Approach for Process Variation-Induced Timing Violation |
| 概要(Abstract)： |
CMOS微細化に伴い，LSIの製造ばらつき（均等に製造できないことによる性能や電力のばらつき）はますます肥大化している．
これまで，製造ばらつきがあっても確実に正常に動作するような安全設計が行われてきたが，
ほとんど起きないようなコーナーケースまで補完するために，非常に保守的な設計を強いられており，
CMOS技術の発展による性能向上を相殺している．
本講演では，ハードウェアとソフトウェアの両面から包括的に，製造ばらつきを補完する設計手法を紹介する．
アプリケーションの特徴に合わせたプロセッサの拡張を行うと同時に，
製造ばらつきによるタイミング違反（所望の時間以内に計算が終わらないことによるエラー）が起きた時だけ対処することで，
従来のプロセッサと比べ，より高いクロック周波数，かつ，少ない実行サイクル数で，
信頼性（アプリケーションの正しさ）を損なわずに効率的にシステムを動作させる手法について述べる．
Due to CMOS scaling, process variation of LSIs (performance and power variation due to the inability to produce LSIs uniformly) is growing more and more. So far, very conservative designs have been employed in order to handle corner-cases which rarely occur, so that the systems can always work correctly even with such variation, which unfortunately cancels out the performance improvement brought by CMOS scaling. In this talk, I would like to explain my recent work, which is to compensate the process variation holistically from both hardware and software. Processor extension depending on the application features in conjunction with treatments which are done only when timing violation occurs (faults due to incomplete computations in the required time) enables the systems to work more efficiently (higher clock frequency and less execution cycles) without sacrificing the reliability (the correctness of the applications). |
| 講演者(Presenter)： | 大和 勇太(Yuta Yamato), ディペンダブルシステム学研究室 (Dependable System Lab.) |
|---|---|
| 題目(Title)： | LSIの低消費電力テスト Low-Power Testing of LSIs |
| 概要(Abstract)： |
LSIの低消費電力化が進む一方で、テスト時の消費電力との乖離に起因する歩留り低下が問題になっている。テストでは通常動作では現れない状態遷移が生じるため、消費電力が通常動作の数倍高くなる。その結果、故障がなく正しく動作する回路であってもテスト時に誤動作し、不良品と誤って判定される。本講演では、これまでに提案された代表的な低消費電力テスト手法について概説する。
While decreasing power dissipation of LSIs, yield loss due to a large gap between functional power and test power has become a serious problem. Generally, test power is several times higher than functional power, because of unusual state transitions during test that do not appear during functional operation. As a result, fault-free circuits can be misclassified as a defective ones. In this talk, an overview of typical low-power testing methods is presented. |