| 大蔵 君治 D2 | 飯田 元 | 松本 健一 | 宮崎 純 |
|
発表題目：事後分析のためのソフトウェア開発プロジェクト可視化手法
発表概要：
ソフトウェアに起因する事故の原因の一つとして，ソフトウェア開発プロジェクトの継続的な事後分析が行われておらず，過去の経験からうまく知見を得られていないという現状が挙げられる．ソフトウェア成果物は建築物などの物づくりとは異なり「目に見えない」という特徴があるため，開発の進捗状況を把握しにくい．更に開発規模の増大によりプロジェクトが複雑化している．そのため，一般にソフトウェア開発プロジェクトの分析は困難である．本研究では，過去のプロジェクトをPC上で再現し，事後分析を支援するツール「Project Replayer」を提案し，開発を行った．また，開発要員（ヒト）ではなく成果物（モノ）の観点から開発プロジェクトを可視化するフレームワークを提案し，その有効性の一部を確認した．
| |||
| 石田 響子 M2 | 飯田 元 | 松本 健一 | 山澤 一誠 |
|
発表題目：
ユーザビリティ向上を目的としたソフトウェア開発リポジトリの観察
発表概要： ソフトウェア開発では，ソフトウェアの個々の動作やその結果が定められた仕様に基づき，実装が行われる．しかしソフトウェアが利用される場面において，利用者が期待する動作と，開発者によって定義された仕様が異なる場合がある．そのためにソフトウェアのある動作が，仕様通りの動作であるにも関わらず，ユーザが不具合と認識することがある．このような場面が多くみられるソフトウェアは，ユーザに対して使いにくい印象を与えてしまい，利用を敬遠される可能性がある．本研究ではこのような案件の発見を目的として，ソフトウェア開発リポジトリにおけるユーザと開発者のやりとりを観察した．本発表では，今回の観察の結果および，本研究の進捗状況や今後の予定について述べる． | |||
| 大前 勇輝 M2 | 飯田 元 | 松本 健一 | 関 浩之 |
|
発表題目：アジャイルソフトウェア開発プロセスの定量的分析手法の提案
発表概要：ソフトウェア開発手法の一つとして、アジャイルソフトウェア開発が注目されている。この方法は従来の方法に比べて迅速、かつ要求の変化にも柔軟に対応できる開発手法である。しかし、開発ドキュメント類が整備されていないため、開発過程の事後分析が困難であることが多い。また、アジャイル開発プロセスによって作成されたソフトウェアの品質の善し悪しも、評価されていない。 本研究の目的は、開発プロセスデータを定量的に分析することによって、開発過 程の分析を可能にすることである。具体的には、MPA (Micro Process Analysis) と呼ばれる手法を用い、開発プロセスの流れが、最終的なソフトウェアの品質にどのような影響を与えるのかを調べる。 本発表では、オープンソースで開発されているソフトウェアのプロジェクトを対象に行った、バグの報告・修正プロセスの分析結果を報告する。この分析では、対象のプロジェクトで定義されたプロセスが遵守されていたかを確認した。その結果、遵守されていないプロセスは、遵守されているプロセスと比較して、バグ修正により多くの時間を費やしている事を確認した。 | |||
| 山科 隆伸 M2 | 飯田 元 | 松本 健一 | 関 浩之 |
|
発表題目：ソフトウェア保守におけるコードクローン修正の支援ツール
発表概要：コードクローンとは，ソースコード中の重複したコード列のことである． コードクローンを含むコードに変更を加えた場合には， 他の全てのコードクローンにも同様の変更が必要となりコストが増大する． 我々の調査では，企業の保守作業を行う開発者の多くは， コードクローンの存在をあまり意識せずに保守作業を行っていることが わかった． そこで，保守作業の際に，自動的にコードクローンを検出し， 開発者へその存在を意識させることにより，コードクローンの修正を支援する ツールを設計，実装した． そして，このツールを複数のソフトウェアに適用し， 検出速度や検出精度について計測し有用性を検証した． | |||
| 鈴木 一範 M2 | 中島 康彦 | 藤原 秀雄 | 山下 茂 | 中田 尚 |
|
Title：A functional unit with Highly Reliable cells and its Evaluation of area and fault tolerance
Abstract：Recently, the miniaturization has brought an increase in transistor variations and in failure rate at transistors. The author proposes a small variety of new standard cells that are called Highly Reliable cells (HRCs). HRCs can correct and detect transistor faults. In HRCs, transistors are arranged regularly to decrease transistor variations. Transmission gates are used as the base element and a positive and negative logic is used in the input signals and the output signals. Due to the use of transmission gates, HRCs are more robust against transistor faults. The author evaluates a functional unit with HRCs. Results show that the number of transistors in the functional unit with HRCs doubles that with traditional cells. However, the area becomes approximately 1.4 times and that with HRCs has better fault tolerance. | ||||
| 堀田 敬一 M2 | 中島 康彦 | 藤原 秀雄 | 山下 茂 | 中西 正樹 |
|
高信頼セルによる回路設計手法の提案
近年、トランジスタの微細化に伴い回路の信頼性が低下してきている。 そこで従来セルに比べて、信頼性が高い高信頼セルが提案されている。 この高信頼セルには回路が故障したことを伝播できる特徴を備えている。 しかし、ある種類の高信頼セルはこの故障伝播の機能が備わっていないため、信頼性低下を招いてしまう。 また、この高信頼セルに信頼性を高める回路を付加させてやることで信頼性を高めることができるが、回路規模が大きくなってしまう問題がある。 そこで本発表ではできるだけ回路規模が大きくならないような回路設計手法の提案を行う。 また、従来手法と提案手法によって設計された回路の信頼性評価のために評価手法の提案についても行う。 | ||||
| 洪 勇基 M2 | 中島 康彦 | 藤原 秀雄 | 山下 茂 | 中西 正樹 |
|
発表題目：FPGAのスイッチマトリクスを対象とするソフトエラー対策
発表概要：近年、FPGAの集積度や性能が急速に向上し、FPGAが様々な用途で用いられている。また、それに伴いソフトエラーが大きな問題となっている。 特に、FPGA内のトランジスタの約８０％がプログラマブルな配線アーキテクチャで用いられているため、配線アーキテクチャにおいて高いソフトエラー耐性が要求される。 そこで本発表では、FPGAのスイッチマトリクスを対象に、ソフトエラー対策手法を提案・評価する。パストランジスタのソフトエラー耐性を高めることを主目的とし、 従来手法である３重化と、トランジスタ数や耐故障性などの性能に関する比較を 行う。 | ||||