ゼミナール発表

日時: 6月8日(金)3限 (13:30-15:00)


会場: L1

司会:大羽
牧田 孝嗣 D 視覚情報メディア 横矢 直和 千原 國宏 山澤 一誠 神原 誠之
発表題目:ウェアラブル拡張現実感システムにおけるハイブリッドP2Pを利用した移動物体への注釈付け
発表概要:ウェアラブル拡張現実感技術を利用した注釈提示を行う場合,注釈の対象物体の存在位置が必要である.これまでに,ネットワーク共有データベースを利用して移動物体への注釈付けを行うシステムが提案されている.しかし従来のシステムで移動物体への注釈付けを行う場合,サーバを介して移動物体の位置情報を取得するため,通信遅延や更新頻度の低さに起因する注釈情報の提示位置のずれが発生するという問題があった.そこで本発表では,ハイブリッドP2P方式を用いた移動物体への注釈付け手法を提案する.提案手法では,従来のクライアントサーバ通信に加えてクライアント間のP2P通信を利用した位置情報の取得を行うことで,通信遅延が小さく高い更新レートで位置情報の通信を可能とし,位置ずれの小さい注釈付加画像の生成を行う.実験では,位置姿勢計測が可能なウェアラブルコンピュータのユーザに対する注釈付けを行い,提案手法の有効性を示したのでこれを報告する.
 
西田 武司 1回目 像情報処理学 千原 國宏
発表題目:論文紹介"3D Face recognition by ICP-based shape matching"
発表概要:過去数十年間で顔認識はビデオ監視,アクセス管理,個人用文書の生産(パスポートなど)のいくつかの分野で広く適用されている.しかし,二種類の問題に直面している.双子や親子などの区別するのが難しい問題と姿勢、照明条件、表情変化によって引き起こされる問題がある.本論文では後者の問題を克服するために人間の顔の立体的な情報を使用して、いくつかの実験を行い、Iterative Closest Pointベースのマッチングアルゴリズムを用いて問題の解決に取り組む研究について紹介する.
 
山原 幹雄 1回目 コンピューティングアーキテクチャ 中島 康彦
発表題目:異種命令混在実行プロセッサ向けOSのスケジューリング手法
発表概要:現在,携帯電話などの組み込みシステムでは並列度があまり期待できないOSなど制御命令と高い並列度が期待されるマルチメディア処理プログラムの同時実行が求められている.これらのプログラムは命令セットが異なる事が多いため,複数のプロセッサを用意する必要がある.しかし,複数のプロセッサを単に並べただけでは回路規模が増大し消費電力も増加してしまう.そこでコンピューティング・アーキテクチャ講座では異種命令セットを混在同時実行するプロセッサOROCHIを提案している.OROCHIでは複数の命令セットを内部でデコードし,共通の演算器内で混在実行している.そのためOS側は実行される命令の識別が求められる.また,命令に偏りが出ると処理のリアルタイム性を損なうので,優先度を可変にし,状況に応じたスケジューリングの手法が求められる.本発表ではそのスケジューリング手法について説明し,今後の研究方針を述べる.
 
東 藍 D 自然言語処理学 松本 裕治 鹿野 清宏
 

会場: L2

司会:宮本
HUSSIN FAWNIZU AZMADI D コンピュータ設計学 藤原 秀雄 中島 康彦 井上 美智子 米田 友和
発表題目:System-on-Chip test strategies utilizing the functional interconnects.
発表概要: Core-based testing of a System-on-Chip (SoC) requires that test stimuli be propagated from the primary inputs to the core inputs, and the test responses be propagated from the core outputs to the primary outputs. This is commonly achieved by adding a Test Access Mechanism (TAM). In addition, in order to test the Intellectual Property (IP) cores independently of other cores and the surrounding interconnects, the IP cores are wrapped by boundary cells, which are controlled by a set of control registers. This dedicated TAM-based approach is best-adopted because of its simplicity and flexibility. On the other hand, the dedicated TAM incurs large area costs and aggravates the functional interconnects' routing congestion.
We are proposing a core-based test methodology that utilizes the functional interconnects (flat bus, hierarchical buses, and the packet-based Network-on-Chip (NoC) interconnect) for test stimuli and responses transportation. In order to support the functional-interconnect-reuse approach, core wrappers for the specific functional interconnect architectures are also proposed. Based on the test architecture, we propose a test scheduling methodology for each functional interconnect architecture. The effectiveness of the proposed methodologies is verified through experimentation on several benchmark circuits.
 
坪井 祐太 D 自然言語処理学 松本 裕治 石井 信 乾 健太郎
発表題目:日本語単語分割の分野適応における条件付確率場の部分的な構造アノテーション学習
発表概要:学習データと異なる分野へ統計的日本語単語分割器を適応するコストを削減する ために,部分的な構造アノテーションから条件付確率場を学習する手法を提案する.
部分的なアノテーションを許すことで,未知語など分野適応に必要な部分のみを 優先的に作業することが可能になる. 本研究では,周辺尤度または期待対数尤度の最大化により部分的な構造アノテーションを用いて条件付確率場を学習する手法を開発した.
提案手法を選択的サンプリングと組み合わせることで,文内全ての単語をアノテー ションする単語数の1/10の作業で,全てをアノテーションすることによる性能 向上の7割以上を得られることが実験により確かめられた.
 
富田 勉 2回目 論理生命学 石井 信 松本 裕治 柴田 智広